這個重點你掌握了嗎——電源完整性測試詳解
[導讀]一.?電源完整性概述電源完整性（PowerIntegrity）簡稱PI，是確認電源來源、目的端電壓以及電流是否符合需求。PI所研究的就是如何為整個系統(tǒng)提供一個穩(wěn)定可靠的電源分配網絡（PowerDistributionNetwork，簡稱PDN），確定從DC轉換器的輸出到芯片、板卡...
一.? 電源完整性概述
電源完整性（Power Integrity）簡稱PI，是確認電源來源、目的端電壓以及電流是否符合需求。PI所研究的就是如何為整個系統(tǒng)提供一個穩(wěn)定可靠的電源分配網絡（Power Distribution Network，簡稱PDN），確定從DC轉換器的輸出到芯片、板卡和系統(tǒng)的直流電源的質量, 使得系統(tǒng)工作時，電源噪聲能夠得到有效控制，并充分抑制芯片工作時引起的電壓波動、輻射和串擾。
電源完整性直接決定了產品的性能，如整機可靠性、信噪比與誤碼率，以及EMI/EMC等重要指標，正確測試和分析電源完整性也變得至關重要。PI以前隸屬于SI（Signal Integrity，信號完整性）專題，正是由于意識到它的重要性，目前研發(fā)人員已經將其作為一個獨立的專題來研究。
二． PI測試的內容
常見的PI測試指標，包括周期性和隨機性擾動 (Periodic and Random Disturbances，簡稱PARD)，即噪聲、紋波和瞬變；靜態(tài)和瞬態(tài)負載響應；以及電源漂移。
??圖1 ?周期性和隨機性擾動（PARD）測試
PARD是直流輸出電壓與其期望值的偏差，它通常用峰峰值（Vpp）來衡量。
??圖2 ?靜態(tài)或瞬態(tài)負載響應測試
靜態(tài)或瞬態(tài)負載響應測試，是對預定負載的指定輸出極限的測量。
? 圖3 ?供電漂移測試
供電漂移測試的是供電幅度隨時間的變化和漂移，確認是否在容限范圍之內。三． 電源完整性測試的挑戰(zhàn)
? 1. 波形捕獲率對測試結果置信度的影響：? 圖4 ?波形樣本數越多測試結果越真實
噪聲RMS值的測量與給定的波形樣本數量和采樣間隔有關，測試樣本少，峰峰值小，RMS值偏大。而只有樣本數足夠多的情況，測試值才會更準確。
??圖5 ?波形捕獲率低導致異常信號遺漏
傳統(tǒng)數字示波器在小信號狀態(tài)下無法觸發(fā)，示波器只能實現(xiàn)每秒20次左右的波形采集，波形捕獲間隔過大，樣本積累較慢，無法獲得準確的RMS值。
? 2. uV級-mV級噪聲測試的挑戰(zhàn)：隨著電子產品的功能增強，元器件密度增大及運行頻率的升高，推動了對更低電源電壓的需求。電路設計如DDR通常使用3.3V、1.8V、1.5V甚至1.2 V DC電源，每個電源的容差都比前幾代產品小。對于數字器件而言，電源噪聲/紋波的要求還在幾十mV量級，而對于模擬器件和混合器件而言，電源噪聲/紋波已經到了100uV量級，乃至10uV量級。
工程師需要放大電源軌（Power Rail）以查找瞬變，測量紋波并分析其上的信號耦合。然而示波器通常在小量程的垂直檔位沒有足夠的直流偏置，無法將直流電源軌移動到屏幕中心以進行所需的測量。AC耦合的方式（在信號路徑中放置隔直電容或DC Block）可以消除偏移問題，但也會消除電源軌中相關的直流信息（如直流電源壓縮或低頻漂移）。
使用10倍衰減的探頭，有助于解決示波器直流偏置不夠的問題，但也會降低信噪比并對測量精度產生負面影響。
有的工程師將示波器的50Ω輸入與同軸電纜和隔直電容（DC Block）串來提供1 : 1的衰減比的探測方法，精度也更高，但這會導致被測試的電源負載變大，并且由于使用隔直電容也同樣導致丟失直流電源壓縮和低頻漂移信息。
圖6 ?采用同軸線纜和隔直電容測試紋波與噪音
? 3. GHz級別寬帶噪聲測試能力的挑戰(zhàn)直流電源上的紋波、噪聲和瞬變是數字系統(tǒng)中時鐘和數據抖動的主要來源。處理器、內存和其他類似器件對直流電源的動態(tài)負載隨著各自時鐘頻率而發(fā)生，并可能在直流電源上耦合高速瞬態(tài)變化和噪聲，它們包含了1 GHz以上的頻率成分。設計人員需要高帶寬的工具來評估和了解其直流電源軌上的高速噪聲和瞬變。
很多示波器在小量程測試時由于底噪過大而不得不限制帶寬，否則信號會被埋沒在噪音之中。如果我們需要達到GHz的PI測試能力，示波器的帶寬不能被限制。
? ?4. 特定頻帶內的RMS噪聲測試及噪音的時/頻域相關分析某些電路元器件要求在特定頻帶內的RMS噪音在一定的范圍之內，如某LDO（低壓差線性穩(wěn)壓器件）手冊要求噪聲指標為在10Hz到100KHz頻段為16uVrms。對于系統(tǒng)級測試，盡管噪聲參數會大于LDO的標稱指標，但數量級仍為uV-mV量級。
傳統(tǒng)的示波器雖然有簡單FFT功能，但由于時域設置決定了其頻譜分析范圍，時頻域設置互鎖嚴重，頻域的放大并不能展示更多細節(jié)，導致其無法用于時/頻相關分析。
5. 探接方式的挑戰(zhàn)電路形態(tài)各異，需要有更靈活的附件來進行信號的探接。探接的穩(wěn)定性和寄生參數對被測電源電路的影響不可忽視。四． 羅德與施瓦茨（R
電源完整性（Power Integrity）簡稱PI，是確認電源來源、目的端電壓以及電流是否符合需求。PI所研究的就是如何為整個系統(tǒng)提供一個穩(wěn)定可靠的電源分配網絡（Power Distribution Network，簡稱PDN），確定從DC轉換器的輸出到芯片、板卡和系統(tǒng)的直流電源的質量, 使得系統(tǒng)工作時，電源噪聲能夠得到有效控制，并充分抑制芯片工作時引起的電壓波動、輻射和串擾。
電源完整性直接決定了產品的性能，如整機可靠性、信噪比與誤碼率，以及EMI/EMC等重要指標，正確測試和分析電源完整性也變得至關重要。PI以前隸屬于SI（Signal Integrity，信號完整性）專題，正是由于意識到它的重要性，目前研發(fā)人員已經將其作為一個獨立的專題來研究。
二． PI測試的內容
常見的PI測試指標，包括周期性和隨機性擾動 (Periodic and Random Disturbances，簡稱PARD)，即噪聲、紋波和瞬變；靜態(tài)和瞬態(tài)負載響應；以及電源漂移。
??圖1 ?周期性和隨機性擾動（PARD）測試
PARD是直流輸出電壓與其期望值的偏差，它通常用峰峰值（Vpp）來衡量。
??圖2 ?靜態(tài)或瞬態(tài)負載響應測試
靜態(tài)或瞬態(tài)負載響應測試，是對預定負載的指定輸出極限的測量。
? 圖3 ?供電漂移測試
供電漂移測試的是供電幅度隨時間的變化和漂移，確認是否在容限范圍之內。三． 電源完整性測試的挑戰(zhàn)
? 1. 波形捕獲率對測試結果置信度的影響：? 圖4 ?波形樣本數越多測試結果越真實
噪聲RMS值的測量與給定的波形樣本數量和采樣間隔有關，測試樣本少，峰峰值小，RMS值偏大。而只有樣本數足夠多的情況，測試值才會更準確。
??圖5 ?波形捕獲率低導致異常信號遺漏
傳統(tǒng)數字示波器在小信號狀態(tài)下無法觸發(fā)，示波器只能實現(xiàn)每秒20次左右的波形采集，波形捕獲間隔過大，樣本積累較慢，無法獲得準確的RMS值。
? 2. uV級-mV級噪聲測試的挑戰(zhàn)：隨著電子產品的功能增強，元器件密度增大及運行頻率的升高，推動了對更低電源電壓的需求。電路設計如DDR通常使用3.3V、1.8V、1.5V甚至1.2 V DC電源，每個電源的容差都比前幾代產品小。對于數字器件而言，電源噪聲/紋波的要求還在幾十mV量級，而對于模擬器件和混合器件而言，電源噪聲/紋波已經到了100uV量級，乃至10uV量級。
工程師需要放大電源軌（Power Rail）以查找瞬變，測量紋波并分析其上的信號耦合。然而示波器通常在小量程的垂直檔位沒有足夠的直流偏置，無法將直流電源軌移動到屏幕中心以進行所需的測量。AC耦合的方式（在信號路徑中放置隔直電容或DC Block）可以消除偏移問題，但也會消除電源軌中相關的直流信息（如直流電源壓縮或低頻漂移）。
使用10倍衰減的探頭，有助于解決示波器直流偏置不夠的問題，但也會降低信噪比并對測量精度產生負面影響。
有的工程師將示波器的50Ω輸入與同軸電纜和隔直電容（DC Block）串來提供1 : 1的衰減比的探測方法，精度也更高，但這會導致被測試的電源負載變大，并且由于使用隔直電容也同樣導致丟失直流電源壓縮和低頻漂移信息。
圖6 ?采用同軸線纜和隔直電容測試紋波與噪音
? 3. GHz級別寬帶噪聲測試能力的挑戰(zhàn)直流電源上的紋波、噪聲和瞬變是數字系統(tǒng)中時鐘和數據抖動的主要來源。處理器、內存和其他類似器件對直流電源的動態(tài)負載隨著各自時鐘頻率而發(fā)生，并可能在直流電源上耦合高速瞬態(tài)變化和噪聲，它們包含了1 GHz以上的頻率成分。設計人員需要高帶寬的工具來評估和了解其直流電源軌上的高速噪聲和瞬變。
很多示波器在小量程測試時由于底噪過大而不得不限制帶寬，否則信號會被埋沒在噪音之中。如果我們需要達到GHz的PI測試能力，示波器的帶寬不能被限制。
? ?4. 特定頻帶內的RMS噪聲測試及噪音的時/頻域相關分析某些電路元器件要求在特定頻帶內的RMS噪音在一定的范圍之內，如某LDO（低壓差線性穩(wěn)壓器件）手冊要求噪聲指標為在10Hz到100KHz頻段為16uVrms。對于系統(tǒng)級測試，盡管噪聲參數會大于LDO的標稱指標，但數量級仍為uV-mV量級。
傳統(tǒng)的示波器雖然有簡單FFT功能，但由于時域設置決定了其頻譜分析范圍，時頻域設置互鎖嚴重，頻域的放大并不能展示更多細節(jié)，導致其無法用于時/頻相關分析。
5. 探接方式的挑戰(zhàn)電路形態(tài)各異，需要有更靈活的附件來進行信號的探接。探接的穩(wěn)定性和寄生參數對被測電源電路的影響不可忽視。四． 羅德與施瓦茨（R
下載文檔
