一直以來，制程節(jié)點(diǎn)都是衡量工藝演進(jìn)的重要數(shù)字。一串看似無規(guī)律的數(shù)字，實(shí)際上背后隱含的是摩爾定律所劃分的晶體管柵極最小線寬。

但摩爾定律每兩年翻一番速度之下，早在1997年柵極長度和半截距就不再與這種節(jié)點(diǎn)名稱匹配。更何況行業(yè)已逼近1nm的極限，行業(yè)需要更加科學(xué)和更加精密的表述形式。

日前，英特爾CEO帕特·基辛格（Pat Gelsinger）重磅宣布公司有史以來最為詳細(xì)的制程技術(shù)路線圖，不僅宣布在2024年進(jìn)入埃米（Angstrom）時(shí)代，還宣布了將以更加科學(xué)先進(jìn)的方式度量制程節(jié)點(diǎn)。除此之外，與之相關(guān)的突破性架構(gòu)和技術(shù)以及未來的規(guī)劃逐一被披露。

制程節(jié)點(diǎn)進(jìn)入埃米時(shí)代

在制程節(jié)點(diǎn)方面，帕特·基辛格宣布將會(huì)以每瓦性能作為關(guān)鍵指標(biāo)來衡量工藝節(jié)點(diǎn)的演進(jìn)，這是因?yàn)閷?duì)于半導(dǎo)體產(chǎn)品來說，PPA（performance,power and area，性能、功耗、面積）是非常重要的指標(biāo)。

按照目前的進(jìn)度來說，英特爾在去年架構(gòu)日正式宣布10nmSuperFin，并在后續(xù)新品中使用。展望后續(xù)，將會(huì)以全新的方式命名。

Intel10nmSuperFin：這項(xiàng)技術(shù)是在2020年架構(gòu)日正式宣布的，同年7月在TigerLake中使用；后續(xù)2021年至強(qiáng)IceLake和AgilexFPGA新產(chǎn)品中也已開始使用。

彼時(shí)英特爾宣布的SuperFin技術(shù)，是一項(xiàng)媲美制程節(jié)點(diǎn)轉(zhuǎn)換的技術(shù)。SuperFin其實(shí)是兩種技術(shù)的疊加，即Super MIM（Metal-Insulator-Metal）電容器+增強(qiáng)型FinFET晶體。從參數(shù)上來看，增強(qiáng)型FinFET擁有M0和M1處關(guān)鍵層0.51倍的密度縮放、單元更小晶體密度更高、通孔電阻降低2倍、最低的兩個(gè)金屬層提高5-10倍電遷移。

Intel 7：英特爾此前稱之為10nmEnhanced SuperFin，即對(duì)SuperFin技術(shù)繼續(xù)打磨。Intel 7將會(huì)亮相的產(chǎn)品包括2021年面向客戶端的Alder Lake以及2022年第一季度面向數(shù)據(jù)中心的Sapphire Rapids。

據(jù)介紹，通過對(duì)FinFET晶體管優(yōu)化，每瓦性能對(duì)比此前發(fā)布的10nmSuperFin提升約10% - 15%。優(yōu)化方面包括更高應(yīng)變性能、更低電阻的材料、新型高密度蝕刻技術(shù)、流線型結(jié)構(gòu)，以及更高的金屬堆棧實(shí)現(xiàn)布線優(yōu)化。而在本次宣布中英特爾徹底刪除掉“nm”，改為綜合PPA評(píng)定的每瓦性能。

Intel 4：英特爾此前稱之為Intel 7nm。Intel 4將于2022年下半年投產(chǎn)，2023年出貨，產(chǎn)品包括面向客戶端的Meteor Lake和面向數(shù)據(jù)中心的Granite Rapids。

需要注意的是，Intel 4是首個(gè)完全采用EUV光刻技術(shù)的英特爾FinFET節(jié)點(diǎn)，EUV采用高度復(fù)雜的透鏡和反射鏡光學(xué)系統(tǒng)，將13.5nm波長的光對(duì)焦，從而在硅片上刻印極微小的圖樣。相較于之前使用波長為193nm的光源（DUV）的技術(shù)，這是巨大的進(jìn)步。與Intel 7相比Intel 4的每瓦性能提高了約20%。

Intel 3：Intel 3繼續(xù)受益于FinFET技術(shù)，Intel 3將于2023年下半年開始生產(chǎn)相關(guān)產(chǎn)品。

這是一個(gè)比通常的標(biāo)準(zhǔn)全節(jié)點(diǎn)改進(jìn)水平更高的晶體管性能提升。Intel 3將實(shí)現(xiàn)更高密度、更高性能的庫；提高了內(nèi)在驅(qū)動(dòng)電流；通過減少通孔電阻，優(yōu)化了互連金屬堆棧；與Intel 4相比，Intel 3在更多工序中增加了EUV的使用。較之Intel 4，Intel 3將在每瓦性能上實(shí)現(xiàn)約18%的提升。

Intel 20A：PowerVia和RibbonFET這兩項(xiàng)突破性技術(shù)正式開啟了埃米時(shí)代，Intel 20A預(yù)計(jì)將在2024年推出。所謂Intel 20A中的“A”代指埃米，1埃米Angstrom =10^-10，1納米=10埃米。

根據(jù)介紹，PowerVia是英特爾獨(dú)有、業(yè)界首個(gè)背面電能傳輸網(wǎng)絡(luò)，它消除晶圓正面的供電布線需求，優(yōu)化信號(hào)布線，同時(shí)減少下垂和降低干擾。RibbonFET是英特爾對(duì)于GAA晶體管的實(shí)現(xiàn)，是公司自2011年率先推出FinFET以來的首個(gè)全新晶體管架構(gòu)，提供更快的晶體管開關(guān)速度，同時(shí)以更小的占用空間實(shí)現(xiàn)與多鰭結(jié)構(gòu)相同的驅(qū)動(dòng)電流。

Intel 18A：這僅僅是一種前瞻性說法，未來英特爾將會(huì)繼續(xù)提升RibbonFET，Intel 18A是面向2025年及更遠(yuǎn)的未來的。此時(shí)，行業(yè)將繼續(xù)向更小的埃米提升。

需要特別注意的是，英特爾還將會(huì)定義、構(gòu)建和部署下一代High-NA EUV，并有望率先獲得業(yè)界第一臺(tái)High-NA EUV光刻機(jī)。英特爾正與ASML密切合作，確保這一行業(yè)突破性技術(shù)取得成功，超越當(dāng)前一代EUV。

圍繞晶體管結(jié)構(gòu)轉(zhuǎn)變的制程節(jié)點(diǎn)

通過觀察路線圖，實(shí)際上Intel制定的發(fā)展路線是圍繞晶體管結(jié)構(gòu)進(jìn)行轉(zhuǎn)變的。在步入埃米時(shí)代Intel 20A之前，F(xiàn)inFET（Field-effect transistor）工藝仍然擁有極大的優(yōu)化空間，在步入埃米時(shí)代后直接轉(zhuǎn)向GAA（Gate-All-Around）的RibbonFET。此前臺(tái)積電也曾表示，決定仍讓3nm制程維持FinFET架構(gòu)。

根據(jù)公開資料顯示，時(shí)下先進(jìn)制程技術(shù)方面，使用的均為FinFET（Field-effect transistor）技術(shù)，7nm是FinFET的物理極限，但得益于深紫外（DUV）和極紫外（EUV），制程得以突破7nm、5nm。因此，不難看出Intel的想法與行業(yè)是一致的，在Intel 4時(shí)候完全引入EUV光刻技術(shù)，繼續(xù)讓FinFET結(jié)構(gòu)發(fā)揚(yáng)光大。

當(dāng)然，英特爾的FinFET與行業(yè)不同之處在于疊加了Super MIM（Metal-Insulator-Metal）電容器，變?yōu)镾uperFin技術(shù)。該技術(shù)由一類新型的“高K”（ Hi-K）電介質(zhì)材料實(shí)現(xiàn)，該材料可以堆疊在厚度僅為幾埃厚的超薄層中，從而形成重復(fù)的“超晶格”結(jié)構(gòu)。 這是一項(xiàng)行業(yè)內(nèi)領(lǐng)先的技術(shù)，領(lǐng)先于其他芯片制造商的現(xiàn)有能力。

通過這樣的疊加和對(duì)FinFET結(jié)構(gòu)的繼續(xù)優(yōu)化，可以支撐制程節(jié)點(diǎn)轉(zhuǎn)換到等效2nm節(jié)點(diǎn)。但FinFET畢竟有極限，在制程到達(dá)埃米級(jí)別之時(shí)，英特爾選擇的也是GAA結(jié)構(gòu)。學(xué)術(shù)界普遍認(rèn)為GAA是3nm/2nm之后晶體管的路，廠商也有類似GAAFET的發(fā)布。

英特爾將自己實(shí)現(xiàn)的GAA稱之為RibbonFET，這是一種將柵極包裹在源極和漏極的工藝。而從此時(shí)開始，Intel也將會(huì)引入更高精度的EUV技術(shù)，稱之為High-NA EUV，幫助實(shí)現(xiàn)埃米級(jí)別的提升。值得一提的是，High NA EUV光刻機(jī)可謂是炙手可熱的產(chǎn)品，其目標(biāo)是將制程推進(jìn)到1nm以下，而傳言中該光刻機(jī)成本甚至超過一架飛機(jī)，大約3億美元。

為什么英特爾執(zhí)意要把數(shù)字放到埃米級(jí)別？從英特爾CEO的話中我們可以窺探一二，帕特·基辛格說：“摩爾定律仍在持續(xù)生效。對(duì)于未來十年走向超越‘1nm’節(jié)點(diǎn)的創(chuàng)新，英特爾有著一條清晰的路徑。我想說，在窮盡元素周期表之前，摩爾定律都不會(huì)失效，英特爾將持續(xù)利用硅的神奇力量不斷推進(jìn)創(chuàng)新。”

英特爾既是摩爾定律的發(fā)源地，也是忠實(shí)的執(zhí)行者。按照摩爾定律原本的劃分方式2nm到1nm之間實(shí)質(zhì)上還是擁有很大的發(fā)掘空間，而到1nm之后行業(yè)也需要一種全新的劃分方式來定義制程節(jié)點(diǎn)。此前，行業(yè)一直在廣泛討論硅極限的1nm之后的世界，英特爾則直接給出答案——埃米。

“納米數(shù)字游戲”或被終結(jié)

英特爾將制程節(jié)點(diǎn)變?yōu)槊客咝阅艿臏y(cè)量方式實(shí)際上也是有過先例的。在筆者看來，這種度量方式更加客觀，更能讓行業(yè)進(jìn)行客觀的性能對(duì)比。

另外，筆者認(rèn)為，這種轉(zhuǎn)變也是為了此前帕特·基辛格宣布的IDM 2.0的推進(jìn)做準(zhǔn)備。IDM 2.0中，英特爾不僅要開放代工業(yè)務(wù)，也將引入外部代工，以全新的制程節(jié)點(diǎn)測(cè)量方式能夠方便客戶進(jìn)行橫向?qū)Ρ取?

資料顯示，2017年英特爾引入了晶體管每平方毫米以及SRAM單元尺寸作為客觀的對(duì)比指標(biāo)，臺(tái)積電7nm為90 MTr/mm2，而英特爾的10nm為100 MTr/mm2，這也就能解釋為什么業(yè)界一直傳言英特爾的10nm和7nm性能相當(dāng)。

此前，筆者也曾撰文評(píng)論過行業(yè)存在的“納米數(shù)字游戲”現(xiàn)象。雖然制程節(jié)點(diǎn)在發(fā)明之初，代指的還是柵極長度，但其實(shí)從1997年開始，柵極長度和半節(jié)距與過程節(jié)點(diǎn)名稱不再相匹配，之后的制程節(jié)點(diǎn)實(shí)際意義上不再與之相關(guān)。

代工廠在晶體管密度增加很少情況下，仍然會(huì)為自己制程工藝命名新名，但實(shí)際上并沒有位于摩爾定律曲線的正確位置。

臺(tái)積電營銷負(fù)責(zé)人Godfrey Cheng其實(shí)曾經(jīng)也親口承認(rèn)，從0.35微米開始，工藝數(shù)字代表的就不再是物理尺度，而7nm/N7只是一種行業(yè)標(biāo)準(zhǔn)化的屬于而已，此后還會(huì)有N5等說法。同時(shí)，他表示也確實(shí)需要尋找一種新的語言來對(duì)工藝節(jié)點(diǎn)進(jìn)行描述。

筆者認(rèn)為，英特爾在率先使用這種度量方式之后，能夠有效敦促行業(yè)形成標(biāo)準(zhǔn)規(guī)范。誠然，英特爾并沒有強(qiáng)制要求行業(yè)進(jìn)行統(tǒng)一度量，但英特爾仍然是以開放的態(tài)度愿意將這種規(guī)則分享于外界，讓摩爾定律得以在正確的道路上發(fā)展。

封裝影響下的摩爾定律

當(dāng)然，不容忽視的是，封裝技術(shù)正在成為摩爾定律的新拐點(diǎn)。一直以來，英特爾都將制程和封裝放在一起，此次也有全新的封裝技術(shù)被披露。

2.5D封裝方面，英特爾宣布下一代Sapphire Rapids服務(wù)器 CPU將成為采用EMIB（嵌入式多芯片互連橋接）批量出貨的首個(gè)英特爾®至強(qiáng)®數(shù)據(jù)中心產(chǎn)品。根據(jù)解釋，這是業(yè)界首次通過EMIB將兩個(gè)光罩尺寸的器件連接在一起，最終讓器件性能和單片處理器是一樣的。另外，英特爾還宣告了下一代EMIB的凸點(diǎn)間距將從55微米縮短至45微米。

3D封裝方面，F(xiàn)overos將會(huì)開創(chuàng)下一代FoverosOmni技術(shù)以及對(duì)Foveros Omni的補(bǔ)充技術(shù)Foveros Direct。Foveros Omni之前名為ODI（Omni-Directional Interconnect），F(xiàn)overos Direct之前名為Hybrid Bonding技術(shù)。當(dāng)然本次宣布并不只是名字的統(tǒng)一，相關(guān)技術(shù)也將會(huì)持續(xù)推進(jìn)。

從技術(shù)角度來看，F(xiàn)overos Omni允許裸片分解，將基于不同晶圓制程節(jié)點(diǎn)的多個(gè)頂片與多個(gè)基片混合搭配，通過高性能3D堆疊技術(shù)為裸片到裸片的互連和模塊化設(shè)計(jì)提供了無限制的靈活性。Foveros Direct則實(shí)現(xiàn)了向直接銅對(duì)銅鍵合的轉(zhuǎn)變，可以實(shí)現(xiàn)低電阻互連，并使得從晶圓制成到封裝開始，兩者之間的界限不再那么截然。

封裝雖然和摩爾定律沒有直接關(guān)聯(lián)，但卻又影響著摩爾定律的發(fā)展。這是因?yàn)榉庋b能夠減少芯片間的凸點(diǎn)間距，增大凸點(diǎn)密度。整體的密度越大，實(shí)際上也代表著單位面積上晶體管數(shù)量越密。英特爾一直洞察到這種關(guān)系，所以在此前宣布的六大支柱中是“制程&封裝”這種合并的關(guān)系。

總結(jié)

除了技術(shù)上的宣發(fā)，英特爾宣布了兩個(gè)重磅的合作消息：AWS將成為首個(gè)采用英特爾代工服務(wù)（IFS）先進(jìn)封裝解決方案的客戶，高通將成為采用Intel 20A先進(jìn)制程工藝的客戶。

制程節(jié)點(diǎn)從逐漸偏離物理量約束，到逼近1nm極限，英特爾率先為行業(yè)鋪墊了前路。除了制程節(jié)點(diǎn)，還要關(guān)注異構(gòu)集成這一路徑。據(jù)透露，未來英特爾會(huì)在每個(gè)節(jié)點(diǎn)上公布工藝是如何整合的，這超出現(xiàn)在行業(yè)命名方法之外，這也是未來整個(gè)行業(yè)也需要帶進(jìn)來的一個(gè)觀念。

遠(yuǎn)望未來，制程和封裝技術(shù)將繼續(xù)飛揚(yáng)。在窮盡元素周期表之前，摩爾定律都不會(huì)失效，探索之路依然長路漫漫。