抗干擾問題是現(xiàn)代電路設(shè)計中非常重要的一個環(huán)節(jié)，它直接反映了整個系統(tǒng)的性能和可靠性。通常，可以從以下方面采取措施：抑制接觸抖動干擾;冗余連接線應(yīng)盡可能短，嘗試使用相互絞合的屏蔽線作為輸入線，以減少連接產(chǎn)生的雜散電容和電感。避免信號該線靠近電源線，而數(shù)據(jù)線靠近脈沖線。采用光電隔離技術(shù)，在隔離裝置上增加RC電路濾波。認(rèn)真正確地處理接地問題。例如，模擬電路接地應(yīng)與數(shù)字電路接地分開，模擬電路和印刷電路板上的數(shù)字電路應(yīng)分開，大電流接地應(yīng)分別引至接地點，印刷電路板接地線應(yīng)該足以構(gòu)成一個網(wǎng)格寬容。

軟件抗干擾技術(shù)

除了硬件上要采取一系列的抗干擾措施外，在軟件上也要采取數(shù)字濾波、設(shè)置軟件陷阱、利用看門狗程序冗余設(shè)計等措施使系統(tǒng)穩(wěn)定可靠地運(yùn)行。特別地，當(dāng)儲能飛輪處于某一工作狀態(tài)的時間較長時，在主循環(huán)中應(yīng)不斷地檢測狀態(tài)，重復(fù)執(zhí)行相應(yīng)的操作，也是增強(qiáng)可靠性的一個方法。

電路板設(shè)計

由于DSP、CPU等芯片工作頻率較高，即使電路原理圖設(shè)計正確，若印制電路板設(shè)計不當(dāng)，也會對芯片的可靠性產(chǎn)生不利影響。例如，如果印制板兩條細(xì)平行線靠得很近，則會形成信號波形的延遲，在傳輸線的終端形成反射噪聲。因此，在設(shè)計印制電路板時，應(yīng)注意采用正確的方法。

1)接地線設(shè)計。在電路中，接地是控制干擾的重要方法。如果可以正確使用接地和屏蔽，則可以解決大多數(shù)干擾問題。在電路板上，DSP和CPU同時集成數(shù)字電路和模擬電路。設(shè)計電路板時，應(yīng)將它們盡可能地分開，并且不要將兩者的接地線混合，并且應(yīng)將它們連接到電源端子的接地線。使接地線盡可能粗，并同時形成一個閉環(huán)。

2)配置去耦電容。在直流電源電路中，負(fù)載的變化會引起電源噪聲。例如，在數(shù)字電路中，當(dāng)電路從一種狀態(tài)變?yōu)榱硪环N狀態(tài)時，電源線上會產(chǎn)生大的尖峰電流，從而形成瞬態(tài)噪聲電壓。去耦電容器的配置可以抑制負(fù)載變化產(chǎn)生的噪聲，這是DSP電路板可靠性設(shè)計中的一種常見做法：電源輸入端子可以連接10-100μF電解電容器;每個集成電路芯片配置一個0.01μF的陶瓷電容器;對于在關(guān)閉期間電流變化較大的設(shè)備以及ROM和RAM等存儲設(shè)備，應(yīng)在芯片的電源線和地線之間直接連接一個去耦電容器。請注意，去耦電容器的引線不能太長，特別是高頻旁路電容器不能有引線。

考慮去耦半徑的最佳方法是檢查噪聲源與電容器補(bǔ)償電流之間的相位關(guān)系。當(dāng)芯片對電流的需求發(fā)生變化時，將在電源平面的一小塊局部區(qū)域產(chǎn)生電壓擾動。為了補(bǔ)償該電流(電壓)，電容器必須感測該電壓干擾。信號在介質(zhì)中傳播需要一定的時間。因此，在局部電壓干擾的發(fā)生與電容感測之間存在一定的時間延遲，這將不可避免地導(dǎo)致噪聲源與電容器補(bǔ)償電流之間的相位不一致。特定電容器在與自諧振相同的頻率下對噪聲補(bǔ)償?shù)男Ч罴选?

我們使用這個頻率來測量這種相位關(guān)系。當(dāng)達(dá)到干擾區(qū)和電容器之間的距離時，補(bǔ)償電流的相位與噪聲源的相位正好為180°，即完全相反。此時，補(bǔ)償電流不再起作用，去耦效果失效，并且補(bǔ)償?shù)哪芰繜o法及時傳遞。為了有效地傳遞補(bǔ)償能量，噪聲源和補(bǔ)償電流之間的相位差應(yīng)盡可能小，最好在同一相位。距離越近，相位差越小，補(bǔ)償能量傳遞越大。如果距離為0，則100%的補(bǔ)償能量將傳遞到干擾區(qū)域。這就要求噪聲源盡可能靠近電容器。

3)電路板組件的布置。與其他邏輯電路在設(shè)備布局方面一樣，彼此相關(guān)的設(shè)備應(yīng)放置在盡可能近的位置，以便獲得更好的抗噪聲效果。時鐘發(fā)生器，晶體振蕩器和CPU時鐘輸入端子都容易產(chǎn)生噪聲。這些設(shè)備應(yīng)彼此靠近，并遠(yuǎn)離模擬設(shè)備。