摘要：為了實現(xiàn)嵌入式虹膜識別系統(tǒng)的穩(wěn)定工作，提出了一種基于軟件關機電路的電源系統(tǒng)設計方案，并完成系統(tǒng)的硬件設計。該系統(tǒng)的硬件設計主要分為全局電源，內核電源和I/O模塊電源3大部分，能夠滿足虹膜識別系統(tǒng)的所有器件功耗需求。實際應用表明，該電源具有軟件可操作性，能夠使TMS320DM6446內核達到長期且穩(wěn)定工作的特點，滿足了設計需求。

關鍵詞：嵌入式虹膜識別系統(tǒng);DM6446;軟件關機電路;內核電源

隨著社會和科技的發(fā)展，身份認證的重要性日益顯現(xiàn)。傳統(tǒng)的身份識別方式由于其固有的局限性已遠遠不能滿足要求，于是迫切希望有一種安全可靠、易于使用的鑒別身份方式。虹膜識別以其非接觸的采集方式，最精確的識別方法，居于生物特征識別系統(tǒng)的首位。目前，虹膜識別系統(tǒng)實現(xiàn)平臺可分為基于PC機的虹膜識別系統(tǒng)和基于嵌入式的虹膜識別系統(tǒng)兩大類。前者主要用于國防等國家大型管理系統(tǒng)等領域;而后者適用于小范圍認證，信息處理量不大，系統(tǒng)結構較為簡單的高安全級別門禁系統(tǒng)等領域。

本課題研究開發(fā)了基于DM6446的嵌入式虹膜系統(tǒng)，主要研究工作分為3部分：虹膜嵌入式硬件系統(tǒng)的實現(xiàn)、Linux操作系統(tǒng)下驅動編寫和虹膜算法在DSP上的移植與優(yōu)化。本文重點闡述在該嵌入式硬件系統(tǒng)實現(xiàn)過程中的電源設計。根據(jù)業(yè)界硬件工程師的設計電路經(jīng)驗，電源設計是電路設計的核心，只有電源在長期穩(wěn)定地工作條件下，嵌入式系統(tǒng)的各個模塊才可能完成其相應的工作。因此，電源的設計與實現(xiàn)在該嵌入式系統(tǒng)中占有至關重要的作用。

1 全局電源設計

在本系統(tǒng)中，通過考察各模塊電路和芯片參數(shù)等多方面因素，確定了整個系統(tǒng)的全局電源為5V輸出;由于DM6446中的ARM內核和DSP內核等均為高功耗模塊，所以在全局電源設計中，應考慮系統(tǒng)的最大功耗，使其能維護整個模塊系統(tǒng)能正常穩(wěn)定工作，并杜絕過度發(fā)熱現(xiàn)象。

綜上所述，定義全局電源輸出電壓：Vo=5 V，負荷電流：Io-TYP=12 A，輸入電壓Vin-TYP=12 V，軟啟動時間tss=5 ms。選用LM3150降壓電源芯片，其輸入電壓范圍可達到6～24 V，輸出電流最高達12 A，達到設計要求。

1.1 設計輸出電壓

全局穩(wěn)壓電源電路圖如圖1所示，根據(jù)輸出電壓計算公式：

1.2 使能端軟件關機電路

該電路使用隔離的小電壓控制LM3150電源的使能引腳(EN)，保證了單片機控制電路引腳不受倒灌的高電壓侵害。

軟件關機電路圖如圖2所示，在調試階段，焊接R52電阻，使得Q1基極為低，Q1斷開，Power_On端經(jīng)R10接地，使得LM3150電源電路停用;當不焊接R52電阻時，Q1基極為高電平，Q1導通，此時，Power_on端電壓

，由于VPower_on>1.26 V時，啟動LM3150電源電路。(注：此時的VPower_on可依據(jù)電阻的不同阻值任意調節(jié)，實現(xiàn)了小電壓控制某大電壓通斷)

在軟件關機電路中，將單片機的引腳連接到Power_set端，當Power_set端為高電平時，Q2導通，使Q1基極為低;當Power_set端為低電平時，Q2斷開，使Q1基極為高電平。以實現(xiàn)用單片機控制整個電路電源的通斷，并解決了LM3150反饋電流倒灌使單片機燒毀的問題。

2 內核電源設計

根據(jù)DM6446內核功耗表，如表1所示，在頻率達到594 MHz的情況下，內核電壓為1.2 V，功耗為1.05 W，內核所需電流為：

本系統(tǒng)設計時，采用了810 MHz的DM6446，其內核功耗會高于1.05 W，所需內核電流也高于0.875 A，其內核電壓為1.3 V;并且在系統(tǒng)板中的FPGA(EP3C55F780)所需內核電壓為1.2 V，綜上兩種因素的考慮，因此，其一，內核電源需提供1.2 V和1.3 V兩種不同電壓;其二，為使810 MHz的DSP內核能穩(wěn)定工作，需為其提供功耗余量，提供的最大電流控制在3A左右。

設計時采用TPS54386電源芯片，它不僅能提供最大為3 A的大電流，而且還是雙電壓輸出模式。內核電源的典型電路圖如圖3所示。

設計反饋電阻R1和R2以保證輸出電壓為理想輸出電壓。如圖4所示TPS54386反饋電路。

3 I/O模塊電源設計

對于DSP外圍I/O口模塊電壓分別為1.8 V和3.3 V，同樣采用TPS54386電源芯片，依據(jù)以上的設計方法：

在設計過程中，如圖5，圖6所示，考慮到DSP內核的上電時間應比I/O模塊的上電時間提前或同時發(fā)生，而兩模塊供電又是分開的，因此需設計硬件延遲電路。

(其中，VTH=1.2 V、IENX=6μA、R=51 kΩ)，這里取C=12 pF時，延遲時間為tDELAY=100 ns。

3.1 CVDD和CVDDSP的隔離

ARM內核和DSP內核上電順序如圖7所示，DSP內核的上電時間晚于ARM內核的上電時問，ARM上電后，使整個系統(tǒng)開始正常運轉，而進行數(shù)據(jù)處理的DSP內核應在ARM上電一段時間后上電或不上電。所以對其提供1.3 V電壓時，兩內核之間需使用功率電感延遲電流，起到隔離的作用。設計時，將CVDD直接連接1.3 V電源，而CVDDSP經(jīng)過一個功率電感后，再連接1.3 V電源。

3.2 PLL電源設計

開關電源干擾主要來源于工頻電流的整流波形和開關操作波形，這些波形的電流泄露到輸入部位就成為傳導噪聲和輻射噪聲，泄露到輸出部位就形成了紋波問題。PLL外部電路如圖8所示，考慮到電磁兼容性的有關要求，在外部設計時加入EMI濾波網(wǎng)絡，隔離外部電源紋波引入，抑制開關電源上的干擾。

3.3 DAC內核電壓和模擬I/O電壓的設計

由于DSP內核電壓(Vcore=1.3 V)不能直接供給DAC內核(VDDAIPIV=1.2 V)，為增強DAC內核電源穩(wěn)定性，如圖9所示，采用功率電感L21，L22進行紋波濾波處理。而DAC的參考電壓0.5 V無需吸入大電流，因此直接選用穩(wěn)壓二極管就能實現(xiàn)。模擬I/O電壓VDDAIP8V=1.8 V，設計方法與上相同。

3.4 DDR2電源設計

DDR2外部電路圖如圖10所示，DVDDR2通過EMI濾波網(wǎng)絡將1.8 V電壓接入到DDR_VDDDLL引腳，實現(xiàn)對DDR2供電的目的;由于DDR2接口端輸入阻抗大，所以DDR_VREF參考電壓通過兩個阻值為1 kΩ的電阻分壓為0.9 V。

4 結論

嵌入式虹膜識別系統(tǒng)的電源網(wǎng)絡采用軟件關機電路進行控制，滿足了810 MHz的DSP等各類高功耗內核的需求，并解決了內核上電時序先后順序及其延時問題，提高了系統(tǒng)的穩(wěn)定性和可靠性。該嵌入式虹膜識別系統(tǒng)現(xiàn)已量化投產，并成功投入社會使用。根據(jù)其實際應用表明，該電源系統(tǒng)具有可控性好、電壓穩(wěn)定、寬輸入電壓，并滿足嵌入式系統(tǒng)所有器件功耗需求等的特點，達到了設計要求。