摘要：為了測(cè)試電子設(shè)備的抗干擾能力，設(shè)計(jì)了一種射頻信號(hào)干擾器，可用于產(chǎn)生406 0～406.1 MHz范圍內(nèi)的隨機(jī)干擾、點(diǎn)頻干擾和掃頻干擾信號(hào)。設(shè)計(jì)采用了直接數(shù)字頻率合成(DDS)技術(shù)，通過(guò)單片機(jī)對(duì)DDS芯片的控制，可靈活產(chǎn)生需要的干擾頻率。

隨著電子設(shè)備的使用越來(lái)越普遍，電子設(shè)備之間的干擾問(wèn)題也越來(lái)越突出，特別是通信設(shè)備的干擾問(wèn)題，這使得電路工程師在電子產(chǎn)品的設(shè)計(jì)過(guò)程中不得不考慮設(shè)備的抗干擾問(wèn)題，并且有必要對(duì)通信設(shè)備的抗干擾能力進(jìn)行測(cè)試。文中介紹的射頻信號(hào)干擾器可用于測(cè)試通信設(shè)備的抗干擾能力，能夠產(chǎn)生如下3種干擾：

1)隨機(jī)干擾。在目標(biāo)頻率范圍內(nèi)產(chǎn)生頻率隨機(jī)的干擾信號(hào)，湮沒(méi)目標(biāo)頻率，也會(huì)降低信噪比，形成對(duì)正常通信的壓制。

2)點(diǎn)頻干擾。在已知目標(biāo)頻率的情況下，瞄準(zhǔn)目標(biāo)頻率輸出干擾信號(hào)，產(chǎn)生對(duì)目標(biāo)通信的壓制效果。

3)掃頻干擾。在目標(biāo)頻率范圍內(nèi)進(jìn)行頻率掃描，當(dāng)干擾信號(hào)頻率與通信頻率的碰撞概率達(dá)到一定數(shù)值時(shí)，就會(huì)影響通信的信噪比，導(dǎo)致誤碼率增加，產(chǎn)生有效干擾。

射頻信號(hào)干擾器的設(shè)計(jì)基于DDS技術(shù)和鎖相環(huán)(PLL)技術(shù)，通過(guò)單片機(jī)進(jìn)行控制，能夠產(chǎn)生分辨率極高的干擾頻率，控制方便、靈活。

1 硬件電路設(shè)計(jì)

射頻信號(hào)干擾器原理框圖如圖1所示，當(dāng)微波開(kāi)關(guān)接通406.0～406.1 MHZVCO時(shí)，輸出隨機(jī)干擾噪聲;當(dāng)微波開(kāi)關(guān)接通BPF時(shí)，輸出點(diǎn)頻干擾或掃頻干擾噪聲。

1.1 隨機(jī)干擾

基帶噪聲信號(hào)源的隨機(jī)電壓噪聲施加到VCO的電壓控制端，產(chǎn)生噪聲調(diào)頻信號(hào)。406.0～406.1 MHzVCO輸出信號(hào)的頻率表示為：

ωVCO=ω0+KVCO(V0+Anu(t)) (1)

式中：ω0為控制電壓為零時(shí)VCO輸出頻率，KVCO為VCO電壓控制增益，V0為直流控制電壓，An為噪聲放大電路增益，u(t)為基帶噪聲信號(hào)。

當(dāng)微波開(kāi)關(guān)選通隨機(jī)噪聲輸出時(shí)，輸出信號(hào)為

V0(t)=KSKAUVCOcos(ω0+KVCO(V0+Anu(t)) (2)

式中：KS為微波開(kāi)關(guān)增益，KA為放大器增益，UVCO為VCO輸出信號(hào)幅度。干擾機(jī)的輸出為調(diào)頻噪聲，噪聲幅度為KSKAUVCO，噪聲的中心頻率為ω0+KVCOV0，噪聲頻譜的范圍取決于A(yíng)nu(t)的幅度。

1.2 點(diǎn)頻干擾與掃頻干擾

點(diǎn)頻干擾與掃頻干擾通過(guò)單片機(jī)控制DDS專(zhuān)用芯片AD9852實(shí)現(xiàn)，AD9852具有功耗低，相位累加器位數(shù)高，可產(chǎn)生高頻率的正弦波等優(yōu)點(diǎn)。

DDS輸出頻率：

f0=KF×fc/2N (3)

其中，KF為頻率控制字，fc為外部參考時(shí)鐘的頻率，N為DDS相位累加器位數(shù)。AD9852的頻率控制字為48bit，即N=48。

輸出頻率分辨率由下列公式?jīng)Q定：

△f=fc/2N (4)

根據(jù)Nyquist定理，DDS外部參考時(shí)鐘頻率至少是輸出頻率的2倍(fo/2)，但工程應(yīng)用中，一般將參考頻率設(shè)為最高輸出頻率的5倍以上。本設(shè)計(jì)中參考頻率為97.5MHz，將的值代入式(4)，得DDS輸出信號(hào)的頻率分辨率為3.5 x 10-7Hz。

AD9852內(nèi)置12bit DAC，其輸出模擬信號(hào)頻譜中除fo外還帶有fc、fc±fo等頻率分量(fc-fo的頻率最低)，需設(shè)計(jì)一個(gè)LPF將其濾除，此處采用了圖2所示的七階Butterworth低通濾波器，對(duì)該濾波器使用ADS仿真的結(jié)果如圖3所示，81 MHz處的衰減達(dá)到-80.683 dB。

2 軟件設(shè)計(jì)

AD9852的控制一般采用SPI口，普通的MCS51單片機(jī)不帶SPI口，需要用P1口模擬SPI口，并提供IO UD CLK和FSK信號(hào)。

AD9852提供了5種工作模式：Single tone、FSK、Ramped FSK、Chirp、BPSK。Single tone模式輸出單一頻率，Ramped FSK模式和Chip模式可以產(chǎn)生掃頻信號(hào)，本設(shè)計(jì)采用Ramped FSK模式，輸出頻率的波形如圖4所示。

單片機(jī)軟件主程序流程圖如圖5所示。單片機(jī)通過(guò)微波開(kāi)關(guān)來(lái)選擇隨機(jī)干擾模式或點(diǎn)頻干擾/掃頻干擾模式，通過(guò)向DDS寫(xiě)控制字來(lái)控制DDS的輸出模式。對(duì)式(3)進(jìn)行變換得到頻率控制字：

KF=fo×2N/fc (5)

例如，輸出頻率為16.0 MHz時(shí)，KF=46 190 765 408 928=(2A02A02A02A0)16。

3 測(cè)試結(jié)果

對(duì)干擾器的3種干擾模式分別進(jìn)行測(cè)試，得到的結(jié)果如圖6(a)～(c)所示，其中圖6(b)是使用頻譜儀的最大保持功能記錄到的頻率掃描軌跡。測(cè)試結(jié)果滿(mǎn)足要求。

4 結(jié)論

文中介紹的干擾器能夠產(chǎn)生3種干擾信號(hào)：隨機(jī)干擾、點(diǎn)頻干擾和掃頻干擾，其中點(diǎn)頻干擾和掃頻干擾是基于單片機(jī)對(duì)DDS芯片AD9852的控制產(chǎn)生，整個(gè)系統(tǒng)的控制靈活、高效。測(cè)試結(jié)果表明，系統(tǒng)能夠準(zhǔn)確產(chǎn)生所需要的干擾信號(hào)，滿(mǎn)足抗干擾性能測(cè)試的需要。雖然本設(shè)計(jì)產(chǎn)生的干擾信號(hào)位于406 MHz頻段，但這樣的電路結(jié)構(gòu)也可用于其它頻段(需修改VCO、PLL等電路)，例如手機(jī)通信頻段，因此本電路結(jié)構(gòu)對(duì)其它頻段的應(yīng)用同樣具有借鑒意義。