摘要 設計了一款帶隙基準電壓源，基于0．18μm的CMOS工藝，在Hspice下仿真，仿真結果表明，溫度在-25～80℃內(nèi)變化時，溫度系數(shù)為9．14×10-6℃；電源電壓在3～5 V之間變化時，基準電壓在1 250±43 mV內(nèi)變化，滿足設計要求。
關鍵詞 帶隙基準；溫度系數(shù)；互補金屬氧化物半導體(CMOS)

    基準電源與電源本身及其工藝關系很小，而溫度特性穩(wěn)定，被廣泛使用在模擬電路之中。基準電源的溫度特性和噪聲特性是決定電路精度和性能的重要因素。基準電源的輸出電壓和(或)電流幾乎不受溫度和電源電壓的影響，是模擬集成電路中不可或缺的關鍵模塊?；鶞孰娫锤鶕?jù)輸出的類型可分為基準電壓源和基準電流源。基準電壓源主要有齊納二極管、隱埋齊納二極管和帶隙基準電壓源3種，基準電流源主要是簡單基準電流源、閥值電壓相關電流源和帶隙基準電流源。準電壓源和基準電流源兩者并不孤立，電壓基準可以轉換為電流基準，電流基準也可以轉換為電壓基準。

1 帶隙基準電壓源的基本原理
    帶隙基準電壓源的基本原理是利用雙極型晶體管基區(qū)一發(fā)射區(qū)電壓VBE具有的負溫度系數(shù)，而不同電流密度偏置下的兩個基區(qū)一發(fā)射區(qū)的電壓差△VBE具有正的溫度系數(shù)的特性，將這兩個電壓線性疊加從而獲得低溫度系數(shù)的基準電壓源。
    利用VBE的負溫度系數(shù)和△VBE的正溫度系數(shù)，就可設計出零溫度系數(shù)的基準電壓源。即VBEF=α1VBE+α2(VTln n)。在溫室下，，令α1=1，αln n≈17．2時，可得到零溫度系數(shù)的基準為
   
    根據(jù)上述理論分析可得到如圖1所示的帶隙基準電路架構圖，其中在鴨管的漏極可得到與絕對溫度成正比(PTAT Proportional to Abso-lute Temperature)的電流，先進行理論推導。首先輸出基準電壓為
   
    M1、M2和M3采用相同的偏置電壓，可得到相同的導通電流ID，放大器保證M1和M2的漏極電壓相等，得
   
    根據(jù)上述分析可知，適當調節(jié)晶體管的發(fā)射極面積和電阻大小，即可得到溫度系數(shù)為零的輸出基準電壓。本文設計的帶隙基準電壓源正是基于此電路構架圖而得到的。

2 帶隙基準電壓源電路設計
2．1 帶隙基準核心電路
    帶隙基準核心電路采用一階補償技術，溫度系數(shù)一般能達到(10～20)×10-6℃。如圖2所示，為本設計的帶隙基準電壓源的核心電路，圖中用PMOS電流源作為偏置電流，由于MOS管的溝道長度調制效應會導致顯著的電源電壓依賴性。為解決這一問題，可利用共源共柵結構良好的屏蔽特性，電路中的電流源采用共源共柵結構。同時為減小運放失調電壓的影響，可采用兩個三極管級聯(lián)的結構。運算放大器用來保證N1和N2兩點的電位相等。根據(jù)理論分析可知，適當調整晶體管Q1～Q5的發(fā)射極面積和電阻R1～R5的電阻值，可產(chǎn)生與溫度無關的基準電壓VREF。

2．2 運算放大器
    圖2中運算放大器的實際電路如圖3所示，該運放電路是由M11～M17組成的二級運算放大器，其中M11～M15組成的差分放大器是一級放大器，M16和M17組成共源極放大器作為放大器的第二級。差分放大器的輸出接在M17的柵極。M11為差分放大器提供電流，M12和M13是一對PMOS差分輸入，M14和M15組成的電流鏡作為有源負載。電容C1是補償電容，一般取5pF。

   
   
2．3 偏置電路設計
    如圖4所示，偏置電路為二級放大器的M11和M16兩管提供偏置電壓Vb。

   

3 帶隙基準電壓源的仿真結果
    由圖5可知，當溫度在-25～80℃變化時，輸出基準電壓在1．249 5～1．250 7 V之間變化，可得其溫度系數(shù)為
   
    滿足設計要求。

    由圖6可知，當電源電壓在3～5 V之間變化時，輸出基準電壓在1．251～1．208 V之間變化，變化范圍在43 mV以內(nèi)，滿足設計要求。

4 結束語
    設計了一款帶隙基準電壓源，在LTspice下畫出原理圖，產(chǎn)生網(wǎng)表后，在Hspice下仿真，結果表明，溫度系數(shù)為9．14×10-16℃，電源電壓在3～5 V之間變化時，基準電壓在43 mV以內(nèi)變化，滿足設計要求。