摘要：介紹一個SDR Software Defined Radio?多功能地面站發(fā)射系統(tǒng)的設(shè)計與實(shí)現(xiàn)。

    關(guān)鍵詞：SDR 地面站 數(shù)字上變頻器 Inverse-SINC預(yù)補(bǔ)償濾波

隨著Ａ／Ｄ／Ａ器件與ＤＳＰ處理器的迅速發(fā)展，使得軟件無線電技術(shù)廣泛地應(yīng)用于陸上移動通信、衛(wèi)星移動通信與全球定位系統(tǒng)等。本文利用軟件無線電的思路，針對中科院創(chuàng)新一號低軌移動小衛(wèi)星多功能地面站設(shè)計的具體要求，研制了一套基于軟件無線電技術(shù)的多信道發(fā)射機(jī)設(shè)備。該地面站發(fā)射系統(tǒng)數(shù)字基帶部分采用全軟件化設(shè)計，核心部件是可編程的ＤＳＰ及ＦＰＧＡ，可同時處理三路信號。該設(shè)備具有以下三個優(yōu)點(diǎn)：多模工作；無線通信系統(tǒng)可升級；發(fā)射配置動態(tài)更改。該設(shè)備可根據(jù)實(shí)際需要靈活配置系統(tǒng)，適用范圍大大擴(kuò)展。

１ 系統(tǒng)構(gòu)成

ＳＤＲ地面站發(fā)射系統(tǒng)如圖１所示。該系統(tǒng)的發(fā)射速率為２．４ｋｂｐｓ窄帶、２．４ｋｂｐｓ擴(kuò)頻、１９．２ｋｂｐｓ窄帶或它們混合的速率。中頻分別為１８．４５ＭＨｚ、２０ＭＨｚ、２１．８５ＭＨｚ。ＤＡＣ的采樣頻率為７８．３３６ＭＨｚ。發(fā)射系統(tǒng)中ＦＰＧＡ實(shí)現(xiàn)ＦＩＦＯ、信道編碼、擴(kuò)頻、內(nèi)插濾波、數(shù)字上變頻、信道合成、ＤＡＣ預(yù)補(bǔ)償濾波器等功能。這些功能都集成在一片Ｘｉｌｉｎｘ ＶｉｒｔｅｘＩＩ芯片中。

圖1 FPGA發(fā)射機(jī)功能模塊圖

２ ＦＰＧＡ部分功能模塊

２．１ ＦＩＦＯ模塊

ＦＩＦＯ完成數(shù)據(jù)緩存功能。為了節(jié)省不必要的資源，設(shè)計了一個長度為３２、深度為２的ＦＩＦＯ。即當(dāng)一個寄存器３２位取完時發(fā)出中斷給ＤＳＰ，同時讀、寫寄存器指針變換，ＤＳＰ響應(yīng)中斷向ＦＩＦＯ寫數(shù)，此時數(shù)據(jù)還在不斷地讀出。這樣就實(shí)現(xiàn)了用最少的資源實(shí)現(xiàn)數(shù)據(jù)緩存。

２．２ 信道編碼

在實(shí)際信道上傳輸數(shù)字信號時，由于信道傳輸特性不理想及加性噪聲的影響，所收到的數(shù)字信號不可避免地會發(fā)生錯誤。采用信道編碼可以將誤碼率降低。本系統(tǒng)主要采用性能較優(yōu)的卷積編碼和差分編碼等。

    對于窄帶信號還有擾碼（ＣＣＩＴＴ Ｖ．３５）。擾碼能改善位定時恢復(fù)的質(zhì)量，還能使信號頻譜彌散而保持穩(wěn)恒，能改善幀同步和自適應(yīng)時域均衡等子系統(tǒng)的性能。

對于擴(kuò)頻信號還有擴(kuò)頻編碼。在直擴(kuò)系統(tǒng)中，用偽隨機(jī)序列將傳輸信息擴(kuò)展，在接收時又用它將信號壓縮，并使干擾信號功率擴(kuò)散，提高了系統(tǒng)的抗干擾能力。

編碼過程在ＤＳＰ的控制下進(jìn)行，數(shù)據(jù)從ＤＳＰ送出，并標(biāo)識信道特征，ＦＰＧＡ識別后進(jìn)入相應(yīng)的編碼通道，這樣三路信道可以分時進(jìn)行編碼處理。由于硬件速度快的特點(diǎn)，可視為同時處理。

２．３ 信道合成

信道合成模塊由內(nèi)插濾波器、數(shù)字上變頻、信道復(fù)接三部分組成。

２．３．１ 內(nèi)插濾波器

各信道濾波器性能指標(biāo)如表１所示。

表1 各信道濾波器指標(biāo)

	濾波器性能要求
19.2kbps窄帶收信機(jī)	在f0±80kHz外，雜散小于50dBc；諧波（二、三次）小于40dBc
2.4kbps窄帶發(fā)信機(jī)	在f0±10kHz外，雜散小于50dBc；諧波（二、三次）小于40dBc
2.4kbps擴(kuò)展發(fā)信機(jī)	在f0±1.25MHz外，雜散小于50dBc；諧波（二、三次）小于40dBc

為了以最少的濾波器階數(shù)得到較低的符號間干擾和高阻帶衰減，成形濾波器采用一個根升余弦濾波器，滾降系數(shù)０．４。其頻域表達(dá)式為：

式中α為滾降因子，?。埃?。

成形濾波器設(shè)計采用頻率采樣技術(shù)，這樣可以得到階數(shù)較低、性能較好的濾波器。成形濾波器一般采用４倍或８倍的內(nèi)插系數(shù)。先用ＭＡＴＬＡＢ把濾波器階數(shù)和系數(shù)確定下來，這樣可以用移位加運(yùn)算代替乘法以節(jié)省大量硬件資源。在ＦＰＧＡ實(shí)現(xiàn)時，采用ＤＡ（Ｄｉｓｔｒｉｂｕｔｅ Ａｌｇｏｒｉｔｈｍ）技術(shù)。ＤＡ技術(shù)提出了二十多年，廣泛應(yīng)用于線性時不變信號處理，已被證明不適用于可編程ＤＳＰ的固定指令系統(tǒng)結(jié)構(gòu)，但是用ＦＰＧＡ實(shí)現(xiàn)卻是個好的選擇——ＤＡ電路中沒有直接的乘法器，乘法可由查找表得到。

ＣＩＣ濾波器是一種靈活的無乘法濾波器，適合于硬件實(shí)現(xiàn)，并可處理任意大的數(shù)據(jù)率變換。由此，第二級內(nèi)插濾波采用ＣＩＣ濾波器是最佳選擇。

在不降低性能的前提下，從節(jié)省資源的角度考慮，各信道內(nèi)插濾波器分為兩步實(shí)現(xiàn)：第一級ＦＩＲ成形濾波器，第二級內(nèi)插濾波器采用五級ＣＩＣ濾波器。各信道濾波器內(nèi)插分解為兩級，大內(nèi)插系數(shù)濾波器由ＣＩＣ完成，其結(jié)構(gòu)如圖２所示。實(shí)驗(yàn)結(jié)果表明這樣做并不影響性能。

圖3 19.2kbps窄帶內(nèi)插濾波器頻率響應(yīng)

    三路信道內(nèi)插濾波器分別描述如下：

（１）２．４ｋｂｐｓ窄帶信號：編碼后信號采樣率為４．８ｋＨｚ，要用７８．３３６ＭＨｚ進(jìn)行采樣，必須經(jīng)過７８３３６／４．８＝１６３２０倍內(nèi)插。第一級采用７５階８倍內(nèi)插成形ＦＩＲ濾波器，第二級采用２０４０倍五級ＣＩＣ內(nèi)插濾波器。

（２）１９．２ｋｂｐｓ窄帶信號：編碼后信號采樣率為３８．４ｋＨｚ，要用７８．３３６ＭＨｚ進(jìn)行采樣，必須經(jīng)過２０４０倍內(nèi)插。第一級采用７５階８倍內(nèi)插成形ＦＩＲ濾波器，第二級采用２５５倍五級ＣＩＣ內(nèi)插濾波器。該路信道所有內(nèi)插濾波器頻率響應(yīng)如圖３所示。

（３）２．４ｋｂｐｓ擴(kuò)頻信號：編碼后信號采樣率為１．２２４ＭＨｚ，要用７８．３３６ＭＨｚ進(jìn)行采樣，必須經(jīng)過６４倍內(nèi)插。第一級采用２５階４倍內(nèi)插成形ＦＩＲ濾波器，第二級采用１６倍五級ＣＩＣ內(nèi)插濾波器。

    ２．３．２ 數(shù)字上變頻

數(shù)字上變頻器的主要功能是對輸入數(shù)據(jù)進(jìn)行各種調(diào)制和頻率變換，即在數(shù)字域內(nèi)實(shí)現(xiàn)調(diào)制和混頻。筆者設(shè)計了三個單路數(shù)據(jù)ＤＵＣ。

在ＢＰＳＫ調(diào)制模式中，內(nèi)插濾波器把數(shù)據(jù)流采樣頻率升至?xí)r鐘頻率后，通過載波ＮＣＯ進(jìn)行混頻。ＤＵＣ設(shè)計取２２位累加器，ＳＩＮ／ＣＯＳ的分辨率為１２位。其頻率輸出調(diào)諧精度為１８．６８Ｈｚ。ＮＣＯ簡單結(jié)構(gòu)如圖４所示。

    ２．３．３ 信道復(fù)接

三路信道分別完成數(shù)字上變頻后經(jīng)過一個加法器變?yōu)橐宦沸盘査椭粒模粒?，這樣只需要一個ＲＦ模塊就可完成發(fā)射功能。如圖５給出了發(fā)射機(jī)信道復(fù)接后的頻譜。

２．４ Ｉｎｖｅｒｓｅ－ＳＩＮＣ預(yù)補(bǔ)償濾波器

Ｉｎｖｅｒｓｅ－ＳＩＮＣ預(yù)補(bǔ)償濾波器用于補(bǔ)償發(fā)射時由ＤＡＣ采樣保持工作導(dǎo)致的頻率響應(yīng)的失真。該偏差在２１．８５ＭＨｚ時為－１．１４２ｄＢ。為了達(dá)到性能最優(yōu)化，采用頻率采樣的方法設(shè)計了一個１１階的補(bǔ)償濾波器，該濾波器頻率響應(yīng)如圖６所示。

    為了分析發(fā)射機(jī)的性能，用矢量信號分析儀畫出各信道的星座圖與眼圖。圖７所示為窄帶１９．２ｋｂｐｓ信道的星座圖與眼圖，其性能可以滿足多功能地面站的要求。

本文采用了軟件無線電技術(shù)。實(shí)現(xiàn)衛(wèi)星地面站，具有很大的靈活性及現(xiàn)實(shí)意義。根據(jù)“創(chuàng)新一號”小衛(wèi)星對多功能地面站的研制要求，自行開發(fā)了一個軟件無線電多信道發(fā)射機(jī)系統(tǒng)，具有功能強(qiáng)、功耗低、體積小、靈活性大等特點(diǎn)，極大地方便了用戶。

圖7 窄帶19.2kbps信道的星座圖與眼圖