基于單片機(jī)和AD9858的4頻點(diǎn)快速跳頻設(shè)計(jì)
關(guān)鍵詞：DDS；AD9858；快速跳頻
在電子系統(tǒng)中，常常需要應(yīng)用頻率合成技術(shù)來實(shí)現(xiàn)跳頻源設(shè)計(jì)。頻率合成指對(duì)一個(gè)高穩(wěn)定的參考頻率進(jìn)行各種技術(shù)處理，以生成一系列穩(wěn)定的頻率輸出。目前應(yīng)用最廣的是鎖相環(huán)（ＰＬＬ）頻率合成技術(shù)，它是通過改變ＰＬＬ中的分頻比Ｎ來實(shí)現(xiàn)跳頻的，但ＰＬＬ無法避免環(huán)路鎖定時(shí)間縮短與頻率分辨率提高及雜散減小之間的矛盾，因此很難同時(shí)滿足高速跳頻和細(xì)步長、低雜散的要求。直接數(shù)字頻率合成（ＤＤＳ）是一種新的頻率合成技術(shù)。它具有頻率分辨率高、頻率切換快、頻率切換時(shí)相位連續(xù)等優(yōu)點(diǎn)，因而被廣泛應(yīng)用于雷達(dá)跳頻、通信、電子對(duì)抗等系統(tǒng)中。
１ DDS基本原理
ＤＤＳ的原理框圖如圖１所示。相位累加器在Ａ位頻率控制字ＦＣＷ的控制下，以參考時(shí)鐘頻率ｆｃ為采樣率來產(chǎn)生待合成信號(hào)相位的數(shù)字線性序列，然后將其高Ｐ位作為地址碼，通過查詢正弦表ＲＯＭ產(chǎn)生Ｓ位對(duì)應(yīng)信號(hào)波形的數(shù)字序列Ｓ(ｎ)，再由數(shù)模轉(zhuǎn)換器將其轉(zhuǎn)化為階梯模擬電壓波形，最后由低通濾波器ＬＰＦ平滑為正弦波輸出。
頻率控制字ＦＣＷ和時(shí)鐘頻率ｆｃ共同決定了ＤＤＳ的輸出信號(hào)頻率ｆｏ 。其關(guān)系是：
輸出頻率：ｆ０＝ＦＣＷ ｆｃ／２Ａ
頻率的分辨率為：ｆｏ＝ｆｃ／２Ａ ２ ＡＤ９８５８的特點(diǎn)及送數(shù)方式
ＡＤ９８５８的主要特點(diǎn)：
● 具有１千兆次／秒的采樣速率;
● 具有高達(dá)２ＧＨｚ的輸入時(shí)鐘(通過２分頻);
● 集成有１０位Ｄ／Ａ轉(zhuǎn)換器;
● 內(nèi)含３２位可編程頻率寄存器；
● 帶有８位并行及ＳＰＩ串行控制接口;
● 具有自動(dòng)頻率掃描功能;
● 內(nèi)帶４個(gè)頻率寄存器;
● 采用３.３Ｖ低電源供電；
● 電荷泵獨(dú)立供電電壓可達(dá)５Ｖ；
● 集成有２ＧＨｚ混頻器。
由于ＤＤＳ產(chǎn)生的頻率是由頻率控制字ＦＣＷ控制的，改變相應(yīng)頻率的控制字即可獲得所需頻率。因此ＤＤＳ的送數(shù)方法是實(shí)現(xiàn)ＤＤＳ跳頻源的關(guān)鍵之一。其內(nèi)部結(jié)構(gòu)框圖如圖２所示。
ＡＤ９８５８有并行和串行兩種送數(shù)方式。數(shù)據(jù)從用戶傳輸?shù)剑模模悠骷诵男枰獌蓚€(gè)步驟。在寫操作時(shí)，不管是用并行送數(shù)方式還是串行送數(shù)方式，用戶都要首先將數(shù)據(jù)寫入Ｉ／Ｏ緩沖器。只有當(dāng)數(shù)據(jù)從Ｉ／Ｏ緩沖器鎖入存儲(chǔ)寄存器，ＤＤＳ的核心才接收到數(shù)據(jù)。在ＡＤ９８５８中，觸發(fā)ＦＵＤ腳或者改變預(yù)編程的Ｐｒｏｆｉｌｅ都可以使Ｉ／Ｏ緩沖器中的數(shù)據(jù)進(jìn)入ＤＤＳ的核心存儲(chǔ)寄存器。
（１）并行送數(shù)模式時(shí)，系統(tǒng)應(yīng)激活八個(gè)雙向數(shù)據(jù)口（Ｄ０～Ｄ７）、六個(gè)地址輸入口（ＡＤＤＲ５～ＡＤＤＲ０）、一個(gè)讀口（ＲＤ）和一個(gè)寫口（ＷＲ），寄存器的選擇由寄存器圖提供的地址決定。讀寫功能由ＲＤ和ＷＲ脈沖觸發(fā)控制，但這兩個(gè)功能不能同時(shí)起作用。讀寫的數(shù)據(jù)可通過Ｄ０～Ｄ７腳傳輸。
圖2
（２）串行送數(shù)模式包括兩個(gè)階段。第一階段由一個(gè)８位的指令周期構(gòu)成。最高位是標(biāo)志位，用于確定是讀操作還是寫操作，低六位是串行送數(shù)目標(biāo)寄存器的地址。第二階段就是送數(shù)據(jù)給寄存器。
許多時(shí)候ＤＤＳ都要求快速跳頻，而頻率的快速變化則要求寄存器的頻率控制字快速更新，因此，通常都要求ＤＤＳ選用并行送數(shù)。相對(duì)于ＡＤＩ公司以往的ＤＤＳ芯片而言?ＡＤ９８５８的優(yōu)勢(shì)在于它具有四個(gè)頻率寄存器及四個(gè)相位補(bǔ)償寄存器?這使得它可以方便快速的產(chǎn)生跳頻信號(hào)以及四相碼編碼調(diào)制信號(hào)?而且它轉(zhuǎn)換時(shí)間極短。這是因?yàn)樘l的頻率控制字已經(jīng)送入ＤＤＳ核心寄存器中的四組控制寄存器，頻點(diǎn)之間的選擇是依靠外部選擇信號(hào)ＰＳ１和ＰＳ０來實(shí)現(xiàn)的。
３ 基于ＡＤ９８５８的快速跳頻設(shè)計(jì)
３．１ 跳頻電路
送數(shù)及四頻點(diǎn)的切換通過單片機(jī)來完成。８９Ｃ５１單片機(jī)可在５Ｖ電壓下工作，但實(shí)驗(yàn)證明，３．３Ｖ供電時(shí)，８９Ｃ５１單片機(jī)的工作也是完全正常的，采用單片機(jī)和ＤＤＳ芯片ＡＤ９８５８設(shè)計(jì)的跳頻原理圖如圖３。
３．２ 軟件程序設(shè)計(jì)
根據(jù)ＡＤ９８５８的時(shí)序特點(diǎn)，可將單片機(jī)的Ｐ１．０和Ｐ１．１分別與ＲＤ和ＷＲ相連。這樣，編程時(shí)就可以對(duì)頻率控制字和相位補(bǔ)償字的地址列表作如下具體設(shè)置：
ＦＴＷ０＿１ ＥＱＵ ００１０１０１１Ｂ
ＦＴＷ０＿２ ＥＱＵ ００１０１１１１Ｂ
ＦＴＷ０＿３ ＥＱＵ ００１１００１１Ｂ
ＦＴＷ０＿４ ＥＱＵ ００１１０１１１Ｂ
ＰＯＷ０＿１ ＥＱＵ ００１１１０１１Ｂ
ＰＯＷ０＿２ ＥＱＵ ００１１１１１１Ｂ
最低兩位分別是ＲＤ和ＷＲ，初始化時(shí)將其均置為高位。三到六位才是送數(shù)的地址。一個(gè)頻點(diǎn)的送數(shù)程序如下：
ＭＯＶ Ｐ３, ４０Ｈ
ＭＯＶ Ｐ１, ＃ＦＴＷ０＿１
ＣＬＲ ＷＲ＿
ＳＥＴＢ ＷＲ＿
ＳＥＴＢ ＦＵＤ
ＣＬＲ ＦＵＤ
ＭＯＶ Ｐ３, ４０Ｈ
ＭＯＶ Ｐ１, ＃ＦＴＷ０＿２
ＣＬＲ ＷＲ＿
ＳＥＴＢ ＷＲ＿
ＳＥＴＢ ＦＵＤ
ＣＬＲ ＦＵＤ
ＭＯＶ Ｐ３,４０Ｈ
ＭＯＶ Ｐ１, ＃ＦＴＷ０＿３
ＣＬＲ ＷＲ＿
ＳＥＴＢ ＷＲ＿
ＳＥＴＢ ＦＵＤ
ＣＬＲ ＦＵＤ
ＭＯＶ Ｐ３, ＃４０Ｈ
ＭＯＶ Ｐ１, ＃ＦＴＷ０＿４
ＣＬＲ ＷＲ＿
ＳＥＴＢ ＷＲ＿
ＳＥＴＢ ＦＵＤ
ＣＬＲ ＦＵＤ
;
ＭＯＶ Ｐ３, ＃００Ｈ
ＭＯＶ Ｐ１, ＃ＰＯＷ０＿１
ＣＬＲ ＷＲ＿
ＳＥＴＢ ＷＲ＿
ＳＥＴＢ ＦＵＤ
ＣＬＲ ＦＵＤ
；
ＭＯＶ Ｐ３, ＃００Ｈ
ＭＯＶ Ｐ１, ＃ＰＯＷ０＿２
ＣＬＲ ＷＲ＿
ＳＥＴＢ ＷＲ＿
ＳＥＴＢ ＦＵＤ
ＣＬＲ ＦＵＤ
設(shè)計(jì)時(shí)，應(yīng)先將８位頻率控制字送入單片機(jī)的Ｐ３口，再將這８位的地址送入Ｐ１口。由于送８位地址的同時(shí)也將ＷＲ置為高位。因此，將ＷＲ置低就可將８位控制字和６位地址送入ＤＤＳ緩沖器。由于頻率的更新只需ＦＵＤ一個(gè)上升沿，所以將ＦＵＤ置為高位就可將８位數(shù)據(jù)送入指定的頻率寄存器（初始化已將ＦＵＤ置為低位），最后再將ＦＵＤ置為低位，以為后邊的頻率更新設(shè)置上升沿做準(zhǔn)備。
通過一個(gè)簡單的程序可將一個(gè)頻點(diǎn)的控制字送入ＤＤＳ的存儲(chǔ)寄存器。再通過相同的地址列表和送數(shù)方式就可將所需要的其它三個(gè)頻點(diǎn)送入ＤＤＳ的存儲(chǔ)寄存器。這樣，通過外部選擇信號(hào)ＰＳ１和ＰＳ０就可以快速在這四個(gè)頻點(diǎn)間進(jìn)行切換。
由于ＡＤ９８５８內(nèi)部的頻率寄存器有限，因此，在跳頻的頻點(diǎn)較多時(shí)，每次跳頻都需要改變頻率控制字。ＤＤＳ的實(shí)際跳頻時(shí)間包括送數(shù)和內(nèi)部切換時(shí)間。如果使用內(nèi)部寄存器通過ＰＳ１和ＰＳ０來控制切換頻率，則跳頻時(shí)間只有內(nèi)部切換時(shí)間，所以，這種跳頻是相當(dāng)快的。
圖3
４ 實(shí)驗(yàn)及測試結(jié)果
實(shí)驗(yàn)表明（該實(shí)驗(yàn)采用４００ＭＨｚ低相噪時(shí)鐘）：ＡＤ９８５８的內(nèi)部切換時(shí)間僅為納秒級(jí)。該實(shí)驗(yàn)使用周期邏輯電平控制 ＰＳ１和ＰＳ０，并通過對(duì)ＰＳ１和ＰＳ０信號(hào)的選擇來實(shí)現(xiàn)頻率的切換。最后使用高頻示波器來測試跳頻時(shí)間。
筆者進(jìn)行的第一個(gè)實(shí)驗(yàn)是將一個(gè)寄存器的頻點(diǎn)ＦＣＷ設(shè)為００００００００Ｈ（０ＭＨｚ），另一個(gè)寄存器的頻點(diǎn)ＦＣＷ設(shè)為２０００００００Ｈ（１２５ＭＨｚ）。測試結(jié)果為：從０ＭＨｚ跳頻到１２５ＭＨｚ所用的時(shí)間為１７．６ｎｓ。
第二個(gè)實(shí)驗(yàn)是將一個(gè)寄存器的頻點(diǎn)ＦＣＷ設(shè)為１９９９９９９９Ｈ（１００ＭＨｚ），另一寄存器的頻點(diǎn)ＦＣＷ設(shè)為２０００００００Ｈ（１２５ＭＨｚ）。測試結(jié)果為：從１００ＭＨｚ跳頻到１２５ＭＨｚ所用的時(shí)間為３３．６ｎｓ。
５ 結(jié)論
從兩次測試的結(jié)果來看利用ＡＤ９８５８內(nèi)部寄存器來實(shí)現(xiàn)快速跳頻是完全可行的。由于測試過程中存在數(shù)據(jù)傳輸延遲，ＰＳ０和ＰＳ１控制電平的上升沿，所以測試存在一定的誤差，實(shí)際跳頻時(shí)間應(yīng)比測試結(jié)果更短一些。
由于ＡＤ９８５８內(nèi)部只有四個(gè)頻率寄存器，所以跳頻的點(diǎn)有限。在跳頻點(diǎn)不需要很多、跳頻時(shí)間要求很短時(shí)，此方法優(yōu)越性十分明顯。
下載文檔
