如何設(shè)計電耦合型人體通信收發(fā)器?
摘 要: 針對電流耦合型人體通信的特點(diǎn),以FPGA為平臺,分別設(shè)計出基于DDS的2CPFSK調(diào)制器、全數(shù)字鎖相環(huán)位同步電路和信號解調(diào)器。此外,外圍電路實現(xiàn)了發(fā)送端低通濾波、信號保持和接收端前處理等功能。最后對電流耦合型人體通信收發(fā)器的進(jìn)行人體實驗。實驗結(jié)果表明收發(fā)器滿足設(shè)計要求,可以實現(xiàn)數(shù)字基帶信號在人體內(nèi)的傳輸。
關(guān)鍵詞: 人體通信; 電流耦合; 收發(fā)器; FPGA; 位同步
體域網(wǎng)BAN(Body Area Networks)以健康監(jiān)護(hù)為發(fā)展源動力,并將廣泛應(yīng)用于醫(yī)療保健、運(yùn)動監(jiān)測、個人娛樂等領(lǐng)域。BAN以人為中心的特殊運(yùn)行環(huán)境,帶來一系列有別于常規(guī)傳感器網(wǎng)絡(luò)的研究內(nèi)容。其中,如何在人體環(huán)境中實現(xiàn)終端傳感器之間有效的數(shù)據(jù)通信是組建體域網(wǎng)的一項共性關(guān)鍵技術(shù)[1-3]。由于BlueTooth、WLAN、RFID、Zigbee等成熟的無線通信協(xié)議都是針對其他應(yīng)用而設(shè)計,對于體域網(wǎng)以人為中心的工作環(huán)境和長期、連續(xù)監(jiān)測的運(yùn)行特點(diǎn)而言,存在諸多缺陷和冗余[4-5]。
人體通信IBC(Intra-body Communication)是一種新興的短距離通信方式。它將人體本身作為信息傳輸媒質(zhì)[6],較之常見的無線通信技術(shù),具有功耗極低、無需天線設(shè)計、無頻段限制、輻射小、傳輸距離僅限于人體等特點(diǎn),是實現(xiàn)各種體表/體內(nèi)傳感器之間信息傳輸和組建體域網(wǎng)的一種新型、有效方法[4-8]。
電流耦合型人體通信由人體表面一對發(fā)送電極向人體注入安全交變電流,接收端電極在人體其他部位差分接收電壓信號。由于信息傳輸完全依賴于人體,不受外部環(huán)境影響,電流耦合型人體通信較其他人體通信實現(xiàn)方式具有更好的適應(yīng)性和穩(wěn)定性,且兼具體表、體內(nèi)通信功能,是人體通信技術(shù)新的發(fā)展方向[4,7]。
目前,關(guān)于電流耦合型人體通信的研究多數(shù)集中在人體電磁建模、數(shù)值仿真、信道特性分析等方面[4,7-9]。研制一套直接針對數(shù)字基帶信號傳輸?shù)碾娏黢詈闲腿梭w通信的收發(fā)器,實現(xiàn)電流信號在人體的調(diào)制、解調(diào)和發(fā)送接收,對于前期研究結(jié)果有效性的驗證及后續(xù)研制出適用于體域網(wǎng)的人體通信樣機(jī)具有重要意義。在FPGA的平臺上,采用直接頻率合成DDS(Direct Digital Synthesis)技術(shù)實現(xiàn)數(shù)字基帶信號的2CPFSK(2 Continuous Phase FSK,二進(jìn)制連續(xù)相位移頻鍵控)調(diào)制;輔以信號保持、調(diào)理等外圍電路,實現(xiàn)信號在人體的可靠傳輸和接收;進(jìn)而采用非相干解調(diào)和全數(shù)字鎖相環(huán)的位同步方法實現(xiàn)碼元可靠恢復(fù)。最終開展人體實驗,驗證設(shè)計方案的可行性和正確性。
1 設(shè)計原則
所有人體組織都是非磁性的。只考慮其介電特性。由圖1可見,人體組織介電特性隨頻率變化而變化[10]。電導(dǎo)率隨頻率增加而變大;相對介電常數(shù)隨頻率增加而減小。這種明顯的色散特性是導(dǎo)致人體信道特性復(fù)雜的最主要因素。鑒于此,首先,發(fā)送器的設(shè)計采用恒流信號輸出,以滿足人體安全電流限制規(guī)定[11],確保人體實驗的安全性。其次,為避免因人體信道帶寬有限帶來的信號失真,采用頻譜單一的正弦波形作為人體通信的載波信號。
此外,前期研究表明,電流耦合型人體通信中大部分電信號從肌肉組織中流過[1,7,9]。為提高通信可靠性和成功率,討論肌肉組織準(zhǔn)靜態(tài)近似條件[4,12],使電信號主要以傳導(dǎo)電流形式在人體傳播,減小位移電流可能引起的不確定性。為此,文中所采用2CPFSK調(diào)制方法載波頻率設(shè)為50 kHz和100 kHz,基本滿足肌肉的準(zhǔn)靜態(tài)近似條件。
2 發(fā)送器設(shè)計
電流耦合型人體通信發(fā)送器由調(diào)制器、低通濾波器、信號保持電路構(gòu)成,如圖2所示。調(diào)制器采用DDS技術(shù)實現(xiàn)2CPFSK調(diào)制,將數(shù)字基帶信號調(diào)制成相位連續(xù)信號,經(jīng)D/A轉(zhuǎn)換輸出模擬正弦信號。由低通濾波器濾除高次諧波和雜散干擾后,再經(jīng)信號保持電路得到適合于人體傳輸?shù)恼医蛔兒汶娏餍盘枴?/p>
2.1 調(diào)制器設(shè)計
調(diào)制器采用2CPFSK調(diào)制方式,由調(diào)制控制端(數(shù)據(jù)緩沖器、碼速控制器、移位寄存器和跳變檢測器)和DDS模塊構(gòu)成,如圖3所示。
數(shù)據(jù)緩沖器和移位寄存器用于保持同步和提高數(shù)據(jù)傳輸速率。碼速控制器依據(jù)數(shù)據(jù)傳輸速率將工作時鐘分頻后作為移位寄存器的時鐘。當(dāng)數(shù)字基帶信號存在“0”、“1”交替時,跳變檢測器輸出頻率控制字及DDS模塊中累加器的清零信號,保證碼元邊沿與正弦信號零相位對齊,確保相位連續(xù)[13]。
DDS模塊由32位異步清零相位累加器、波形存儲器和D/A轉(zhuǎn)換器構(gòu)成。在工作時鐘下,相位累加器對跳變檢測器輸出的頻率控制字進(jìn)行相位累加,其輸出數(shù)據(jù)作為波形存儲器的輸入地址,以提取相應(yīng)的正弦值,完成相位向幅度的轉(zhuǎn)變。然后,經(jīng)過D/A轉(zhuǎn)換器輸出相應(yīng)的正弦模擬信號的階梯波。D/A轉(zhuǎn)換由ADV7123數(shù)模轉(zhuǎn)換芯片實現(xiàn)。
依據(jù)式(1)、(2)得:DDS頻率分辨率為0.011 6 Hz,50 kHz和100 kHz載波頻率分別對應(yīng)頻率控制字4 294 967和8 589 934。
此外,由于DDS模塊存在固有的相位截斷誤差、幅度量化誤差、轉(zhuǎn)換誤差等干擾因素,必須在DDS模塊輸出端設(shè)計一個低通濾波器,去除信號的高頻分量和雜散信號。
2.2 發(fā)送端信號保持電路
信號保持電路以電流反饋型放大器AD844為核心,如圖4所示。AD844內(nèi)部采用電流鏡技術(shù)[14]。當(dāng)正端加入電壓信號時,輸入電壓原樣送到反相輸入端,并在電阻R0上產(chǎn)生電流。運(yùn)算放大器次級產(chǎn)生與之相等的電流流過Rt‖Ct。由于Rt‖Ct>>RL,當(dāng)在Z點(diǎn)接入負(fù)載電阻RL,電流幾乎全部流入RL。信號保持電路輸出電流信號大小為Io=Vi/R0。調(diào)節(jié)R0,使I0=1 mA,滿足人體安全電流閾值。
3 接收器設(shè)計
電流耦合型人體通信接收器采用非相干解調(diào)法,由信號調(diào)理電路、2CPFSK解調(diào)和位同步電路組成,如圖2所示。接收電極差分檢測體表電位信號,信號調(diào)理電路進(jìn)行放大、濾波、整形和電平轉(zhuǎn)換,得到適于輸入FPGA的數(shù)字信號?;贔PGA設(shè)計的2CPFSK解調(diào)模塊和位同步模塊將脈沖信號恢復(fù)成原始基帶信號。
3.1 前處理電路設(shè)計
前處理電路包括放大、濾波、限幅整形和電平轉(zhuǎn)換。儀表放大器AD620差分放大檢測信號,增益約為26 dB。帶通濾波電路中心頻率設(shè)計為75 kHz,帶寬70 kHz。
限幅整形電路包括遲滯比較器和整形電路。遲滯比較器對輸入信號進(jìn)行過零檢測,轉(zhuǎn)換為方波信號。由于遲滯比較具有一定抗干擾能力,但也使靈敏度降低,實驗中需要折中考慮遲滯時間。整形電路采用高速施密特反相器,使信號邊沿更加陡峭,便于進(jìn)入FPGA后的頻率檢測。
電平轉(zhuǎn)換電路使整形電路輸出信號滿足FPGA引腳的輸入電平要求。
3.2 2CPFSK解調(diào)器設(shè)計
2CPFSK解調(diào)器包括2CPFSK信號譯碼、抽樣判決和位同步三部分,由FPGA實現(xiàn),如圖2所示。
譯碼器通過檢測方波信號的頻率恢復(fù)出對應(yīng)的數(shù)字基帶信號“0”或“1”。在輸入的矩形脈沖信號兩個相鄰上升沿之間對工作時鐘脈沖進(jìn)行計數(shù)。若計數(shù)結(jié)果與譯碼器預(yù)先設(shè)置的閾值N0相差不超過預(yù)設(shè)的檢測精度e,則信號頻率為100 kHz,基帶信號為“1”;若計數(shù)結(jié)果與譯碼器預(yù)先設(shè)置的閾值N1相差不超過e,則信號頻率為50 kHz,基帶信號為“0”。其中,N0和N1由fclk/fout計算得到。
位同步電路采用微分整流型全數(shù)字鎖相環(huán)[15],由本地時鐘、微分整流器、數(shù)字鑒相器、數(shù)控振蕩器、數(shù)字濾波器及分頻器組成相位負(fù)反饋閉環(huán)電路,如圖5所示。