摘 要： 針對AVS視頻解碼芯片仿真和驗證的要求，提出了基于FPGA的驗證平臺框架。該驗證平臺主要用于對AVS解碼芯片進(jìn)行硬件模塊的驗證，從而為整個視頻解碼芯片的開發(fā)提供可靠的依據(jù)。該平臺基于Nios II軟核處理器，可使軟件模塊和硬件模塊在一個平臺下真正實現(xiàn)軟硬件協(xié)同工作?；谠撈脚_實現(xiàn)了多個硬件模塊和AVS視頻解碼芯片的驗證，其結(jié)果證明了該驗證平臺的正確性和可靠性。
關(guān)鍵詞： AVS視頻解碼；FPGA；驗證平臺；軟硬件協(xié)同工作

AVS是我國具備自主知識產(chǎn)權(quán)的第二代信源編碼標(biāo)準(zhǔn)，其編碼效率比MPEG-2高2～3倍，與AVC相當(dāng)，但技術(shù)方案簡潔，芯片實現(xiàn)復(fù)雜度低，是一套包含系統(tǒng)、視頻、音頻和媒體版權(quán)管理在內(nèi)的完整標(biāo)準(zhǔn)體系，為數(shù)字音視頻產(chǎn)業(yè)提供了全面的解決方案。
從2012年11月1日起，AVS標(biāo)準(zhǔn)將被強制執(zhí)行，屆時，所有在中國內(nèi)地上市的地面數(shù)字電視接收機（包括機頂盒、一體機）必須內(nèi)置AVS解碼功能，否則將無法銷售。由此，在未來十年時間內(nèi)，高清晰度/標(biāo)準(zhǔn)清晰度AVS解碼芯片的國內(nèi)需求量年均將達(dá)到4 000多萬片。
在芯片設(shè)計中，驗證所花費的時間約占整個設(shè)計周期的70%～80%。驗證成為大規(guī)模集成電路設(shè)計的主要瓶頸。一方面，視頻解碼器需要對大量的一致性測試碼流進(jìn)行驗證，在考慮時序信息以后，軟件的仿真速度非常慢，因此，需要基于FPGA的硬件仿真平臺來提高仿真和驗證的速度。另一方面，門數(shù)百萬級以上的芯片設(shè)計每次投片費用巨大，投片前進(jìn)行基于FPGA的驗證是保證投片成功的一個必不可少的環(huán)節(jié)。
當(dāng)前關(guān)于視頻解碼芯片的FPGA驗證平臺的文獻(xiàn)并不多。參考文獻(xiàn)[2]用2塊VirtexE系列的FPGA搭建了視頻解碼芯片的驗證平臺；參考文獻(xiàn)[2]則采用Xilinx公司的兩片F(xiàn)PGA和Altera公司的2片E