IBIS（Input／Output Buffer Information Specification）模型是一種定義輸入/輸出緩沖器（I/O Buffer）V－I和v－r響應的一種模型，目的是提供一種集成電路制造商→EDA軟件廠商→設計工程師之間相互交換電子元件仿真數(shù)據的標準格式。IBIS的版本發(fā)布情況為：1993年4月首次推出Version1.0版；1994年6月發(fā)布了Version2.0版；1997年6月發(fā)布了Version3.0版，并于同年9月被接納為IEC 62012-1標準；1999年1月推出了Version3.2版，該版本為目前廣泛使用的版本；而目前最新的版本為2006年6月推出的Version4.2版。

IBIS模型屬于一種行為模型，它不是從要仿真的元件的結構出發(fā)進行定義的，而是從元件的行為出發(fā)進行定義的，描述了器件在特定負載、特定封裝下的輸入／輸出行為，而不是實際的電氣組成。IBIS模型主要用于板極的系統(tǒng)仿真，可以幫助設計者在存在高速設計規(guī)則約束的設計中獲取準確的信息以進行分析和計算。由于它不涉及芯片內部的結構信息，因此得到了眾多廠商的支持。

IBIS本身只是—種文件格式，它說明在標準的IBIS文件中如何記錄一個芯片的驅動器和接收器的不同參數(shù)，但并不說明這些參數(shù)如何使用，這些參數(shù)需要由支持IBIS模型的仿真工具來讀取。

一個IBIS文件包括了從行為上模擬一個器件或一組器件的所有輸入、輸出和“I/O”等類型緩沖器所需要的數(shù)據，它以ASCII的格式保存。IBIS文件主要由以下3個部分組成。

· 文件頭：這部分包含關于IBIS版本、文件名、版權等信啟、：

· 器件描述：包含器件名稱、制造商、封裝和引腳等信思：

· 模型描述：這部分定義了模型對應的緩沖器類型：門限電平；描述Pulldown、Pullup、 Power_Clamp、Gnd_Clamp的IlV數(shù)據表；Ramp數(shù)據；描述波形上升／下降沿的VIT

數(shù)據表等。不同類型的緩沖器包含的數(shù)據有所不同，如圖所示為IBIS模型的一般結構。

圖 IBIS模型的一般結構