EDA典型單元電路的可逆計(jì)數(shù)器
所謂可逆計(jì)數(shù)器,就是根據(jù)計(jì)數(shù)控制信號(hào)的不同,在時(shí)鐘脈沖作用下,計(jì)數(shù)器可以進(jìn)行加1或者減1操作的一種計(jì)數(shù)器。可逆計(jì)數(shù)器有一個(gè)特殊的控制端,這就是DR端。當(dāng)DIR='0'時(shí),計(jì)數(shù)器進(jìn)行加1操作,當(dāng)DIR='1'時(shí),計(jì)數(shù)器就進(jìn)行減1操作。
【例】 用VHDL設(shè)計(jì)一個(gè)八進(jìn)制可逆計(jì)數(shù)器,并使用MAX+p1us Ⅱ進(jìn)行仿真。
仿真結(jié)果如圖所示。
如圖 八進(jìn)制可逆計(jì)數(shù)器BCNT8的仿真波形
來(lái)源:ks991次