摘要：從FIR數(shù)字濾波器的基本結構模型出發(fā)，分析了FIR濾波器的設計思路及具體實現(xiàn)方法，詳細介紹了FIR濾波器的分布式算法(DA)結構。通過分析計算，得到普通DA結構實現(xiàn)高階濾波器會消耗大量的查找表資源，這樣的資源消耗甚至令硬件資源不可接受。針對普通DA的不足，提出了改進型DA結構。并利用FPGA仿真軟件分別時64階FIR帶通濾波器的兩種改進型DA結構進行仿真，結果表明改進型DA結構所消耗的資源大幅度降低。從而驗證了改進型DA結構在降低運算資源和提高性能等方面的優(yōu)越性。

關鍵詞：FIR數(shù)字濾波器；分布式算法結構；改進型分布式算法結構；FPGA

在航天航空系統(tǒng)、雷達系統(tǒng)、遙感遙測系統(tǒng)等領域都涉及到如何在較強的背景噪聲和干擾信號下提取真正的信號，并隨著系統(tǒng)對寬帶、高速、實時信號處理要求越來越高，對濾波器的處理速度、帶寬等性能要求也隨之提高。數(shù)字濾波器的硬件實現(xiàn)方法主要有：DSP、專用芯片和FPGA。用DSP實現(xiàn)濾波器，其程序順序執(zhí)行，因此運算速度隨濾波器階數(shù)的增加迅速下降；專用芯片實現(xiàn)的濾波器功能相對單一，靈活性?。欢鳩PGA具有靈活的可編程邏輯和并行處理等優(yōu)點，可很好地實現(xiàn)信號處理的實時性，同時，開發(fā)程序的可移植性好，可以縮短開發(fā)周期，因此FPGA實現(xiàn)數(shù)字濾波器的設計越來越受到重視和廣泛應用，本文數(shù)字濾波器的設計就是基于FPGA硬件實現(xiàn)。

1 FIR濾波器的基本模型

數(shù)字濾波器分為無限沖激響應濾波器(IIR)和有限沖激響應濾波器(FIR)，IIR濾波器與FIR濾波器相比，IIR濾波器容易取得較好的通帶和阻帶特性，F(xiàn)IR濾波器系統(tǒng)穩(wěn)定且容易實現(xiàn)線性相位。系統(tǒng)穩(wěn)定和線性相位對系統(tǒng)的設計至關重要，故對FIR濾波器的普通分布式(DA)算法結構進行了分析探討與改進。FIR濾波器的網(wǎng)絡傳輸公式可由式(1)表示：

式中：x(k)為輸入函數(shù)；y(n)為輸出函數(shù)；h(n-k)為濾波器系數(shù)；N為濾波器的階數(shù)。根據(jù)式(1)，F(xiàn)IR濾波器的結構如圖1所示。

2 FIR濾波器的設計及實現(xiàn)

2．1 FIR濾波器設計

FIR濾波器的設計方法有：窗函數(shù)法、頻率抽樣法和最佳一致逼近法。本文以窗函數(shù)法為例介紹一下濾波器設計。設窗函數(shù)為凱賽窗，通帶截至頻率fc、阻帶起始頻率fa、通帶紋波δp和阻帶紋波δa，則濾波器階數(shù)N的計算如式(2)所示：

式中fs為抽樣頻率。由式(2)可見，通帶和阻帶的紋波系數(shù)越小，濾波器的階數(shù)越高。因此在設計FIR濾波器時，需要在階數(shù)，紋波系數(shù)和過渡帶之間進行權衡，選出合適的模型。

2．2 FIR濾波器具體買現(xiàn)

相比用DSP實現(xiàn)FIR數(shù)字濾波器，采用FPGA實現(xiàn)可以獲得更快的速度，同時還可采取各種算法降低運算資源，提高性能，分布式算法(DA)就是其中一種。隨著大規(guī)模集成電路的發(fā)展，特別是可編程邏輯器件的發(fā)展，DA算法在數(shù)字濾波器硬件設計中的研究進一步加強。

2．2．1 DA算法結構

DA算法結構是將乘法運算轉(zhuǎn)換成基于查找表的加法運算，其基本原理為通過比特串行運算產(chǎn)生兩組內(nèi)積結果代替乘法器結構，如式(3)所示：

式中：Ak為濾波器系數(shù)；xk為濾波器輸入；N為濾波器階數(shù)；y為濾波器輸出。對于無符號數(shù)和有符號數(shù)xk的二進制表示式分別為式(4)和式(5)：

式中：xk，i為xk的每位二進制數(shù)，值為0或1；B為xk的二進制位數(shù)。將式(4)和式(5)分別帶入式(3)中，可得式(6)和式(7)：

在濾波器設計中，一般采用有符號數(shù)，由式(6)和式(7)可知，有符號數(shù)的計算公式含有了無符號數(shù)的計算，因此本文以有符號數(shù)為例來介紹DA算法的具體實現(xiàn)。DA算法結構的實現(xiàn)過程如圖2所示。

對于FIR濾波器來說，A0至AN-1為常數(shù)，因此由式(8)，式(9)和式(10)可看出，y的值僅與系數(shù)的各種組合有關，這種結構可以利用查找表來實現(xiàn)。設FIR濾波器階數(shù)為N，系數(shù)的量化位數(shù)為M為，則需要存儲器(ROM)深度和寬度的計算公式分別為式(11)和式(12)所示：

式中。ceil代表向上取整。存儲器的結構如圖3所示。

由圖3得到fi(i=0，1，2，…，N-1)的值，可直接進行后續(xù)的累加，在很大程度上節(jié)省累加器資源。由式(11)可知查找表的深度以2的冪指數(shù)增加，即濾波器的階數(shù)增加n位，則ROM深度增加2n倍，若濾波器的階數(shù)N很大，就會消耗很多的查找表資源。這種以2的冪指數(shù)遞增的資源消耗是硬件資源不可接受的。為了克服DA算法的缺點，提出了改進型DA算法結構。

2．2．2 改進型DA結構

改進型DA結構是將濾波器系數(shù)平均放到多個存儲器中，每個存儲器形成一個LUT，然后將多個LUT的結果相加，并通過流水線寄存器來實現(xiàn)。圖4為改進型DA結構圖。

設濾波器的階數(shù)N=PQ，則fi可變形為式(13)：

根據(jù)式(13)，fi的實現(xiàn)只需要P個深度為2Q的查找表，在很大程度上減少了存儲器的地址空間，LUT的規(guī)模也隨地址空間的減小而呈現(xiàn)指數(shù)減小。

由于FPGA的查找表結構一般為4輸入，為了提高濾波器系統(tǒng)設計的效率，濾波器的階數(shù)N為4的整數(shù)倍。假設濾波器系數(shù)N取64，將64個系數(shù)按不同的組合相加作為查找表的數(shù)據(jù)，數(shù)據(jù)用16 b有符號數(shù)表示。采用DA結構，需要的存儲器地址空間為16×264b，顯然這樣規(guī)模的存儲單元消耗是系統(tǒng)無法承受的。而采用改進型DA結構，若存儲器的個數(shù)P=4，所需總的存儲器地址空間為16×4×216=416 Mb。若存儲器的個數(shù)P=8，所需總的存儲器地址空間為16×8×28=32 Mb。由此可見，采用改進型DA結構可使設計規(guī)模顯著減小，有效降低資源的消耗。

3 FIR濾波器的FPGA實現(xiàn)

設濾波器為帶通濾波器，窗函數(shù)為凱賽窗(Kaiser)，通帶截止頻率為0．65，0．75，阻帶起始頻率為0．55，0．85，通帶和阻帶的紋波系數(shù)為0．001，利用窗函數(shù)法設計，濾波器的階數(shù)為64階，其系數(shù)如圖5所示，幅頻及相頻特性如圖6所示。

3．1 量化位數(shù)對濾波器影響

濾波器系數(shù)的量化位數(shù)與濾波器精度和消耗的硬件資源緊密聯(lián)系，利用式(14)計算量化位數(shù)對濾波器精度的影響，量化誤差如圖7所示。

err(ω)=(f(ω)-f0(ω))2 (14)

式中：f(ω)為經(jīng)過量化后的頻譜特性；f0(ω)為標準的頻譜特性。

由圖7可看出，濾波器系數(shù)的量化位數(shù)越多，濾波器精度越高。當量化位數(shù)低于14位時會引入較大的誤差；當量化位數(shù)高于16位時，通帶內(nèi)的量化誤差約為0，阻帶的量化誤差的均值小于0．1能夠滿足設計的需求；當量化位數(shù)高于24位時，量化誤差基本不變。綜合頻率精度，資源消耗和查找表的輸出端口為4，設計濾波器系數(shù)的量化位數(shù)為16位。

3．2 濾波器具體實現(xiàn)

FIR濾波器的輸入信號帶寬為10 MHz，調(diào)制頻率為70 MHz，調(diào)制系數(shù)為0．7的連續(xù)相位頻率鍵控(cpfsk)信號，根據(jù)中頻采樣定理，采樣頻率為100 MHz，則輸入信號的幅頻和相頻特性如圖8所示。

以Xilinx公司‘-10’的xc4vsx55芯片為FIR濾波器的硬件支持，應用Xilinx ISE 9．2i軟件分析存儲器個數(shù)P=4的改進型DA算法結構及存儲器個數(shù)P=8的改進型DA算法結構設計的濾波器性能，其達到最高速度分別為237．206MHz和264．589 MHz，資源消耗分別如圖9和圖10所示。由圖9和圖10比較可看出，P=4的改進型DA算法結構所消耗的資源比P=8的改進型DA算法結構所消耗的資源高很多。圖11和圖12為兩種改進型DA結構的仿真時序圖，圖中dout代表輸出信號，cnt代表時延計算信號。從圖11及圖12可看出，P=8的改進型DA結構時延為24個時鐘周期(470 ns)；P=4的改進型DA算法結構的時延為11個時鐘周期(210 ns)。綜上所述，與P=4的改進型DA算法結構相比，雖然P=8的改進型DA算法結構在時延方面存在不足，但其在資源消耗和速度等方面有明顯優(yōu)勢。

將經(jīng)過兩種改進型DA算法結構濾波未經(jīng)截取的38位輸出數(shù)據(jù)，及經(jīng)截取的32．24位的輸出數(shù)據(jù)寫入文本，用Matlab讀取數(shù)據(jù)并進行幅頻和相頻特性仿真，得到此改進型DA算法結構的濾波器效果一致。圖13為經(jīng)過改進型DA算法結構濾波后的三組數(shù)據(jù)幅頻和相頻特性以及Matlab未經(jīng)量化的幅頻和相頻特性，由圖13可知，經(jīng)過濾波器后的輸出數(shù)據(jù)的相頻和幅頻特性明顯優(yōu)于輸入信號；且輸出的四組數(shù)據(jù)的幅頻和相頻特性幾乎是相同的，但資源消耗得到了優(yōu)化。

4 結語

本文詳細介紹了FIR數(shù)字濾波器普通DA算法的實現(xiàn)結構，進而提出了改進型DA算法的實現(xiàn)結構。利用Matlab軟件分析了濾波器的精度隨濾波器系數(shù)量化位數(shù)的變化關系，在濾波器系數(shù)的量化位數(shù)為16時，濾波器精度和所消耗資源達到最優(yōu)。并采用Xilinx公司的‘-10’的xc4vsx55芯片，對64階FIR濾波器的兩種改進型DA算法結構進行FPGA仿真，仿真結果表明在高階濾波器方面，改進型DA算法結構在資源消耗、速度以及性能等方面具有較大優(yōu)勢。最后，利用Matlab軟件對輸出數(shù)據(jù)以及經(jīng)過截取的數(shù)據(jù)進行仿真，得到對濾波器的輸出數(shù)據(jù)進行適當?shù)慕厝?，不會影響輸出?shù)據(jù)的幅頻和相頻特性，但可以提高整個系統(tǒng)的頻率和減少后級的資源消耗。