摘要 介紹基于StratixGx系列FPGA的光纖傳輸技術(shù)在雷達(dá)信號(hào)記錄重演系統(tǒng)中的應(yīng)用。文中分析了光纖傳輸的優(yōu)點(diǎn)以及技術(shù)實(shí)現(xiàn)的可能性，著重闡述了光纖傳輸系統(tǒng)的結(jié)構(gòu)組成及具體應(yīng)用，并給出了主要芯片的型號(hào)。經(jīng)驗(yàn)證，該光纖傳輸技術(shù)性能穩(wěn)定。
關(guān)鍵詞 記錄重演；光纖傳輸；串行收發(fā)器；數(shù)據(jù)復(fù)合和分解

    雷達(dá)信號(hào)記錄重演設(shè)備可將轉(zhuǎn)瞬即逝的雷達(dá)信號(hào)場(chǎng)景保存下來(lái)，進(jìn)行反復(fù)再現(xiàn)。為精細(xì)反復(fù)的雷達(dá)信號(hào)分析、信號(hào)處理算法實(shí)驗(yàn)和設(shè)備調(diào)試提供方便。雷達(dá)信號(hào)記錄重演設(shè)備對(duì)加速雷達(dá)研制進(jìn)度、節(jié)約研制成本、降低風(fēng)險(xiǎn)和提升雷達(dá)技術(shù)發(fā)揮著突出作用。
    記錄重演設(shè)備需要記錄的數(shù)據(jù)源主要包括雷達(dá)工作時(shí)的狀態(tài)信息、時(shí)序信號(hào)和接收采樣后的I／Q信號(hào)等。傳統(tǒng)上這些信號(hào)有RS422、TTL、LVDS等眾多接口電平，給記錄重演系統(tǒng)接口電路的設(shè)計(jì)和維護(hù)帶來(lái)不便。
    而隨著光纖傳輸技術(shù)和高性能FPGA(Field Programmable Gate Arrav)技術(shù)的不斷發(fā)展，用一片F(xiàn)PGA即可以實(shí)現(xiàn)光纖通道間的數(shù)據(jù)傳輸與處理。同時(shí)，光纖傳輸具有傳輸損耗小、抗干擾能力強(qiáng)、傳輸速率高等優(yōu)點(diǎn)。鑒于此，論文將主要介紹基于Altera公司的StratixGX系列FPGA在記錄重演設(shè)備中實(shí)現(xiàn)光纖傳輸?shù)膽?yīng)用及設(shè)計(jì)。

1 記錄重演原理簡(jiǎn)介
    記錄重演設(shè)備主要由數(shù)據(jù)記錄儀和記錄重演電路組成，數(shù)據(jù)記錄儀是大容量存儲(chǔ)的集合體，主要用于信號(hào)處理數(shù)據(jù)記錄和回放。用戶(hù)如果要將信號(hào)場(chǎng)景完整記錄和再現(xiàn)信號(hào)場(chǎng)景，則需要通過(guò)自己的接口電路實(shí)現(xiàn)，這就是記錄重演電路。用記錄儀和記錄重演電路，可以方便地搭建性能優(yōu)越的半實(shí)物仿真系統(tǒng)。

    雷達(dá)信號(hào)記錄重演系統(tǒng)的原理圖如圖1所示，其分時(shí)工作于記錄狀態(tài)和重演狀態(tài)，記錄時(shí)數(shù)據(jù)流從左向右，各種被記錄的數(shù)據(jù)通過(guò)并行方式進(jìn)入記錄數(shù)據(jù)接口內(nèi)，進(jìn)行數(shù)據(jù)復(fù)合重排，被寫(xiě)入海量存貯器中；重演時(shí)數(shù)據(jù)流從右向左，數(shù)據(jù)從海量存貯器讀出，進(jìn)行記錄數(shù)據(jù)的分解和恢復(fù)，被恢復(fù)后的各種數(shù)據(jù)和時(shí)序信號(hào)輸出后供分析使用。

2 光纖傳輸設(shè)計(jì)及實(shí)現(xiàn)
    FPGA在現(xiàn)代電子電路設(shè)計(jì)中得到越來(lái)越廣泛的應(yīng)用，其容量、功能、可靠性以及響應(yīng)速度在不斷提高。ALTERA公司的StratixGx系列FPGA除具有傳統(tǒng)FPGA的功能外，還具備了能實(shí)現(xiàn)光纖傳輸?shù)母咚俅惺瞻l(fā)器(Transeiver)。StratixGX器件含有4～20個(gè)低功耗收發(fā)器，可在整個(gè)500 Mbit·s-1～3．1875 Gbit·s-1數(shù)據(jù)速率范圍內(nèi)工作。設(shè)計(jì)選用的芯片型號(hào)為EP1SGX25DF67216，器件中等價(jià)邏輯單元(LE)高達(dá)41 250個(gè)，片內(nèi)存儲(chǔ)器達(dá)到3．4 MB，可滿(mǎn)足對(duì)存儲(chǔ)器要求較多的應(yīng)用。該器件具有易于調(diào)整的動(dòng)態(tài)預(yù)加重、均衡和輸出電壓控制，再加上特殊的封裝、噪聲濾除、優(yōu)異的接收器靈敏度和穩(wěn)定的時(shí)鐘數(shù)據(jù)恢復(fù)設(shè)計(jì)，保證了最優(yōu)異的信號(hào)完整性，是高速背板接口、芯片之間和通信協(xié)議橋接應(yīng)用的理想選擇。
2．1 高速串行收發(fā)器原理
    高速串行收發(fā)器內(nèi)建物理編碼子層(PCS)模塊節(jié)省了寶貴的邏輯資源，簡(jiǎn)化了設(shè)計(jì)支持，能夠方便實(shí)現(xiàn)協(xié)議設(shè)計(jì)。每個(gè)收發(fā)器都支持多種協(xié)議標(biāo)準(zhǔn)，包括PCI Express、串行數(shù)據(jù)接口(SDI)、XAUI、SONET、千兆以太網(wǎng)、RapidIO和FiberChannel等。
    在StratixGX器件中，一個(gè)高速收發(fā)器塊包含4個(gè)收發(fā)通道，這4個(gè)收發(fā)通道共用一個(gè)發(fā)送鎖相環(huán)，每個(gè)通道內(nèi)部有獨(dú)立的接收鎖相環(huán)。高速串行收發(fā)器發(fā)送模塊和接收模塊的原理框圖分別如圖2和圖3所示。

    每個(gè)收發(fā)通道其物理接口電平為1．5 V的PCML，通過(guò)交流耦合，可以和LVDS、LVPECL、3．3 V-PCML接口相連。
2．2 FPGA硬件電路設(shè)計(jì)
    FPGA硬件設(shè)計(jì)主要包括FPGA電源電路設(shè)計(jì)、配置加載電路設(shè)計(jì)、時(shí)鐘電路設(shè)計(jì)、光模塊電路選型和高速信號(hào)走線(xiàn)等。
    對(duì)于高速串行收發(fā)器所在區(qū)域(Bank)的供電電源種類(lèi)的區(qū)分比較細(xì)，具體包括數(shù)字電源(VCCP_B)、接收電源(VCCR_B)、發(fā)送電源(VCCT_B)、護(hù)圈電源(VCCG_B)、模擬電源(VCCA_B)。VCCP_B、VCCR_B、VCCT_B、VCCG_B、VCCA_B需要分別單獨(dú)接隔離良好的1．5 V，1．5 V，1．5 V，1．5 V和3．3 V的電源網(wǎng)絡(luò)，否則光模塊工作會(huì)不正常。
    高速串行收發(fā)器所在每個(gè)Bank參考電阻管腳RREFB也必須要進(jìn)行恰當(dāng)?shù)奶幚?。每個(gè)RREFB管腳都要單獨(dú)串接一個(gè)標(biāo)稱(chēng)值為2 kΩ，允許偏差<1％的電阻接地。
    光模塊選廂了Agilent公司的HFCT-5944AL，這款芯片支持單模光纖，工作波長(zhǎng)為1 300 nm，可支持的數(shù)據(jù)速率高達(dá)2．7 Cbit·s-1，具有良好的EMI性能。由于該芯片差分輸出信號(hào)的電平是PECL的，而后面FPGA的高速串行收發(fā)器的差分接收信號(hào)電平是PCML的，兩種接口標(biāo)準(zhǔn)的共模電壓不同，所以要采用AC耦合電路來(lái)完成兩種電平的轉(zhuǎn)換。
2．3 高速串行收發(fā)器使用配置
    GXB模塊的使用比較方便，只要在QUARTUSII軟件的MegaWizard中調(diào)用ALGXB，設(shè)置好參數(shù)即可。需要配置的參數(shù)主要包括數(shù)據(jù)傳輸協(xié)議、數(shù)據(jù)率、輸入時(shí)鐘、通道寬度、鎖相環(huán)寬度設(shè)置、均衡器設(shè)置等。在本記錄重演系統(tǒng)中，傳輸協(xié)議選擇為Basic、數(shù)據(jù)率為2 400 Mbit·s-1，輸入時(shí)鐘為120 MHz，通道寬度為8位。
2．4 在記錄重演系統(tǒng)中的具體應(yīng)用
    光纖傳輸在本記錄重演系統(tǒng)中的應(yīng)用框圖如圖4所示，記錄時(shí)信號(hào)流程如下：來(lái)自外部的I／Q數(shù)據(jù)、時(shí)序信號(hào)、狀態(tài)信息等數(shù)據(jù)源首先在其系統(tǒng)內(nèi)完成信號(hào)的編碼，然后通過(guò)其系統(tǒng)內(nèi)部的StratixGX芯片將上述數(shù)據(jù)源調(diào)制成高速串行數(shù)據(jù)流并通過(guò)光模塊實(shí)現(xiàn)信號(hào)的光電轉(zhuǎn)換和傳輸。經(jīng)過(guò)光纖傳輸過(guò)來(lái)的外部信號(hào)經(jīng)記錄重演系統(tǒng)內(nèi)部的光模塊和StratixGX芯片完成信號(hào)的解碼，恢復(fù)出原始的I／Q數(shù)據(jù)、時(shí)序信號(hào)、狀態(tài)信息等。上述信號(hào)進(jìn)入記錄重演數(shù)據(jù)控制接口模塊完成待記錄信號(hào)的編碼和數(shù)據(jù)復(fù)合，以滿(mǎn)足海量存貯器記錄數(shù)據(jù)格式的約定要求。重演時(shí)信號(hào)流程是上述流程。

    圖4中所示的記錄重演數(shù)據(jù)控制接口是記錄重演系統(tǒng)的核心，主要完成記錄／重演工作模式的轉(zhuǎn)換，實(shí)現(xiàn)記錄數(shù)據(jù)復(fù)合、重演數(shù)據(jù)的分解、數(shù)據(jù)緩存和數(shù)據(jù)塊標(biāo)志檢索。

   其原理框圖如圖5所示。

3 結(jié)束語(yǔ)
    隨著雷達(dá)機(jī)載、球載等新的運(yùn)載平臺(tái)的誕生和雷達(dá)技術(shù)的發(fā)展，雷達(dá)信號(hào)記錄重演設(shè)備在雷達(dá)中發(fā)揮著越來(lái)越重要的作用。雷達(dá)信號(hào)記錄重演設(shè)備能將轉(zhuǎn)瞬即逝的雷達(dá)數(shù)字回波信號(hào)和工作狀態(tài)數(shù)據(jù)信息實(shí)時(shí)記錄，事后能真實(shí)重演，實(shí)現(xiàn)了豐富的分析和重現(xiàn)功能。文中提出的基于StratixGX系列FPGA的光纖傳輸技術(shù)已在記錄重演系統(tǒng)中得到成功的實(shí)現(xiàn)和應(yīng)用，這一技術(shù)的應(yīng)用使記錄重演設(shè)備對(duì)外接口簡(jiǎn)單；數(shù)據(jù)傳輸速率高而且穩(wěn)定；系統(tǒng)維護(hù)方便。本文提出的基于FPGA的光纖傳輸技術(shù)對(duì)于其他應(yīng)用場(chǎng)合下高速數(shù)據(jù)傳輸系統(tǒng)的設(shè)計(jì)也具有很好的借鑒作用。