處理器、顯示技術、壓縮算法和無線數(shù)據(jù)通信等眾多領域的進步正在造就新一代具有豐富功能的消費類電子產品。為了在這個誘人的市場取得成功，制造商們需要新的設計方法，使他們能夠以更快的速度向市場推出更多功能、更低成本和更低功耗的產品。

下一代消費類媒體產品的最大設計挑戰(zhàn)是如何設計低功耗的模擬和RF接口，并把這些接口與嵌入式系統(tǒng)的其余部分集成在一起。工藝技術的驚人進步使得系統(tǒng)級芯片(SoC)設計可以實現(xiàn)以前無法達到的集成度，但這也增大了模擬/RF設計挑戰(zhàn)的難度。前幾代工藝使設計人員能夠把數(shù)字功能集成在單芯片上，而由系統(tǒng)板上的分立芯片提供其余功能。實際上，余下功能主要包括RF、模擬或混合信號電路。SoC革命則允許把所有這些功能都集成到單芯片上。

這種集成可以帶來眾多好處，包括減少系統(tǒng)組裝成本、降低功耗和增強可靠性。這些因素對于提高在消費類媒體產品市場上的競爭力是至關重要的。據(jù)IBS公司的統(tǒng)計分析顯示，在2000年，混合信號半導體的毛利潤比純數(shù)字產品高10-12%，而且混合信號產品的年降價幅度不到數(shù)字產品的1/3。因此，混合信號產品不僅能帶來更高的利潤，而且這種利潤是不斷增長的。如果哪家公司能夠成功地利用新一代工藝技術來提高集成度、降低系統(tǒng)成本和功耗，那么它在市場上將獲得比競爭對手更大的利潤，并取得更大的成功。

SoC設計者面臨的關鍵挑戰(zhàn)

不幸的是，這種令人向往的集成還存在某些問題。造成這些問題的根源在于模擬與數(shù)字電路之間的根本差異。與模擬電路不同，數(shù)字電路的可收縮性非常好。隨著工藝特征尺寸的縮小，數(shù)字晶體管變得更快、更冷、更便宜。因為數(shù)字晶體管只須寄存1和0，所以它們不會受工藝或溫度差異的影響，事實上，兩個設計類似的數(shù)字晶體管雖然可能包含實際缺陷，但在功能上仍是等效的。

然而，在模擬電路中，即使兩個模擬晶體管的物理實現(xiàn)有略微的不同或者它們的工作環(huán)境稍有變化，都將導致兩個晶體管出現(xiàn)不同的行為，從而產生問題。隨著特征尺寸的縮小，“不匹配”問題將變得越來越嚴重，因為小的瑕疵會由于器件面積的縮小而被放大。此外，不斷縮短的柵極長度將使電流密度、功率密度和電壓噪聲增大，從而減少了噪聲裕量。在130納米工藝下，長期被設計者忽略的漏電功率將變成一個限制因素。以下由東京大學 Takayasu Sakurai教授提供的數(shù)據(jù)說明了SoC設計者必須克服的一些挑戰(zhàn)：

* 柵極長度 ×0.5* 功率密度 ×1.6

* RC延時/瞬態(tài)延遲×3.2

* 電流密度 ×1.6

* 電壓噪聲 ×3.2

(注：乘法因子表示參數(shù)的變化倍數(shù))

此外，妨礙把模擬和數(shù)字功能集成到單芯片上的其它問題還有許多，包括襯底耦合噪聲、歐姆壓降，以及最重要的一點，即如何實現(xiàn)功耗預算目標。

如果這些問題加在一起，其復雜性將令設計者無法對付。東芝公司向IEEE電子設計過程(EDP)工作組提交的一份報告說明了這種情況。在該報告中，東芝討論了用于模/數(shù)轉換器的一種比較器電路的設計，它由0.25微米工藝移植到0.13微米工藝需要四周時間。這種再設計過程要求設計師在確定21種器件參數(shù)(7個堆棧式晶體管的寬度、長度和m因子)的同時，努力實現(xiàn)最小的功耗。

模擬、混合信號設計自動化

模擬/混合信號設計自動化技術可以從兩個方面使這些問題得到一定緩解。首先，隨著常規(guī)設計任務的復雜性增加，自動化技術越來越能夠在更短的時間內找到等同于或者比人工設計方式更好的解決方案。我們曾在20世紀90年代從數(shù)字邏輯綜合方面觀察到這種現(xiàn)象，即當設計算法和設計復雜性達到某種程度時，自動化技術將成為優(yōu)先考慮的選擇。今天，我們在模擬電路領域再次看到這種現(xiàn)象，由于設計算法已經十分成熟，設計又達到足夠的復雜度，以致于自動化解決方案成為設計者的首選。

其次，通過自動完成那些當今占用設計者大量寶貴時間的常規(guī)任務，設計者可以支配更多時間來進行能取得更大價值回報的設計活動。圖1以一個典型的壓控振蕩器(VCO)為例說明了這點。如果不采用任何自動化技術，設計者的大部分時間不是用在做設計上，而是浪費在縮小尺寸、布局和實現(xiàn)設計收斂等常規(guī)任務上。最新一代的模擬/混合信號設計自動化工具能夠為設計者提供功能強大的自動化流程，使設計者可以用更多時間來做增值設計。這對于在消費類產品領域取得成功是至關重要的，在這些領域，要滿足更低的功耗預算需要選擇恰當?shù)募軜嫛?/p>

有希望的結果

為了在消費類媒體產品市場取得成功并從混合信號SoC中獲得更大利潤，制造商需要解決模擬/混合信號(A/M-S)設計的瓶頸。主要EDA供應商已經認識到克服A/M-S設計挑戰(zhàn)的重要性。Cadence公司IC實現(xiàn)部總經理Lavi Lev表示，模擬設計將是實現(xiàn)SoC遠景藍圖的關鍵。此外，幾家小型的新興公司正致力于解決A/M-S設計挑戰(zhàn)。

例如，Neolinear公司開發(fā)了用于模擬、RF和混合信號設計的EDA軟件。NeoCircuit和 NeoCircuit-RF工具可以自動確定模擬、定制數(shù)字和RF電路的尺寸，這大大提高了設計工程師的生產率。NeoCell工具可以自動完成模擬單元的布局布線。在結合運用這些工具的情況下，Neolinear的技術可以實現(xiàn)快速模擬設計。表1給出了由Neolinear和臺灣工業(yè)技術研究院 (ITR)共同完成的工作成果，它們證明了這種革命性的模擬綜合技術可以實現(xiàn)的設計改進。表1的結果來自三個電路，分別是：

1. 跨導阻抗放大器，

2. 11位流水線型模數(shù)轉換器的增益級，

3. 使用在3GHz PLL中的預分頻器。

在全部的三種情況下，NeoCircuit工具都能夠達到或超過手工設計電路的性能。