近年來隨著主流工藝線寬的不斷縮小到90nm以下，同時人們對數(shù)字音頻回放的質量要求越來越高，集成在SOC內部的音頻處理模塊慢慢的轉變?yōu)閱?/font>芯片解決方案。這樣就對單芯片音頻CODEC的功耗，性能和功能提出了更高的要求。武漢光華芯科技有限公司針對移動便攜的應用設計的低功耗音頻CODEC CJC8988,特別適用于對低功耗要求比較高的應用領域如無線耳機，便攜mp3等，其中ADC的功耗1mW, DAC的功耗0.5mW, 芯片帶有四路麥克風輸入和四路耳機輸出。芯片采用成熟的0.18μ CMOS工藝，工作電壓1.8V,成本低廉，整個芯片所有通路工作時的總功耗為9mW,錄音和回放通路的信噪比大于96db, 總諧波失真大于85dB.
1 CJC89888芯片特點：
芯片支持兩路立體聲輸入，即可支持線性輸入也可支持麥克風輸入，單端輸入或者差分輸入可選，當采用差分輸入可顯著提高電源抑制比取得更好的錄音效果。采用帶有自動增益控制的可調增益放大器能保證恒定的錄音音量。
芯片支持多路混音來應對復雜的應用環(huán)境，DAC回放和各模擬通路的混音功能保證了芯片的靈活應用。
片上24bit ∑△ADC, DAC采用了多階過采樣∑△架構來保證高性能和低的功耗要求。芯片帶有數(shù)字音頻處理功能，如3D音效增強功能和頻率均衡器調節(jié)功能。3D音效增強的原理是利用增強左右聲道的差異化的原理來達到空間立體感增強的效果。頻率均衡器是采用幾種不同的頻率響應曲線來實現(xiàn)各種聲音效果。
芯片采用去pop聲的設計和上電配置順序，可使得POP聲的影響基本忽略不計。
圖1: ∑△ADC & DAC block diagram
2 低功耗芯片設計要點
為了保證芯片低的功耗同時性能也沒有妥協(xié)，需要對芯片的每個模塊精心設置電流比例。
圖1為音頻處理簡略框圖，單端信號經過單轉雙驅動放大器和抗混疊濾波后的差分信號輸入給調制器和抽取濾波器，完成AD的轉換。DA是經過數(shù)字插值濾波器，重構濾波器后完成模數(shù)的轉換。
ADC采用單環(huán)三階多bit的架構，單環(huán)架構對電路的失配和運放的有限帶寬和增益不敏感，采用了高通butterworth濾波器的噪聲整形，在128倍過采樣率下經過simulink仿真達到120bit的信噪比。在實際電路的實現(xiàn)中，一級運放的等效噪聲和KT/C噪聲不能被噪聲整形，那么需要給予較多的面積和功耗的開銷來滿足整個ADC的信噪比要求以及帶寬的要求。
采用多位量化器可以直接提高調制器的性能，但是反饋回路中多位DAC引入的誤差會降低調制器的性能。由于工藝誤差的原因，每一個電容單元的實際值與理想值有一定的差異，DAC的實際輸出值與理想輸出值就會不同。該誤差會和該級的輸入信號一樣，沒有經過衰減輸出，最后導致量化器的諧波增加。這里采用動態(tài)校準，數(shù)據(jù)權重平均法DWA（Data Weighted Averaging），對DAC的誤差表現(xiàn)為一階噪聲整形，將DAC的工藝誤差移向高頻范圍，并依靠數(shù)字濾波器濾除。ADC前的驅動級同時完成單轉雙和抗混疊濾波的功能，采用classAB兩級運放并要仔細的選擇偏置電流，以保證在盡量低的偏置電流下避免交越失真同時保證THD諧波失真。
圖2: ADC THD+N ratio vs input level with 1KHZ input
DAC采用3階4bit DSM調制器，SC濾波器和重構濾波器來完成數(shù)模轉換，這里仍然采用了DWA算法抑制電容工藝偏差，DAC的輸入等效噪聲要兼顧KT/C 噪聲和運放噪聲和熱噪聲。而SC濾波器的開關尺寸也要兼顧盡量小的時鐘饋通效應下的線性度。測試取得了100dB的信噪比和88dB的THD+N, 而DAC的工作電流小于300μA.
圖3: DAC THD+N ratio vs input level with 1KHZ input
對于音頻芯片惱人的各種POP聲問題，我們采用多種方法相結合。首先是上電的需要正確的配置順序，同時各通路和模塊的輸出電壓都盡量保持在共模電平，減小各通路切換時候因為電平差異帶來的沖擊。而音量調節(jié)需要在聲音信號過零的時間點調節(jié)可減小沖擊聲，最終的效果才能保證音頻芯片最好的客戶體驗。
以上是此低功耗音頻CODEC芯片的簡要設計特點，在保證性能的同時獲得最優(yōu)化的功耗水平，得以滿足低功耗便攜設備的嚴格要求。
下載文檔
