圖3.4中有一個與信號源相串聯(lián)的電阻,這個電阻可以作為任何門電路驅(qū)動被測信號時的輸出阻抗的模型。對于TTL或高性能的CMOS驅(qū)動器,這個源端阻抗大允為30歐。對于ECL系統(tǒng),輸出阻抗大約為10歐。LC電路的Q值,或者說諧
在圖3.4中,接地環(huán)路的尺寸是1IN*3IN。這類探頭的接地導線典型的尺寸是美國線規(guī)(AWG)24,線徑為0.02IN。采用附錄C的電感計算公式,對于矩形回路,得到的電感應該是:該電路的LC時間常數(shù)為:對于這類臨界阻尼雙極點
示波器探頭的使用往往會改變被測電路的工作狀態(tài)。的確,我們都磁到過這樣的情形:當用探頭測試電路時,電路工作正常,而一旦將探頭移開,電路的功能就會紊亂。這是一種常見的現(xiàn)象,也正是我們要討論的由示波器探頭引
大多數(shù)示波器探頭上都套有一個可拆卸的塑料抓鉤。將這個塑料夾去掉,就會露出探頭的芯片管。如果必要,可以將固定接地引線的裝置拆開,裸露出低電感的接地金屬護套。這個金屬護套,或者說接地環(huán)套,一直延伸到探頭的
開關(guān)量輸入輸出通道和模擬量輸入輸出通道,都是干擾竄入的渠道,要切斷這條渠道,就要去掉對象與輸入輸出通道之間的公共地線,實現(xiàn)彼此電隔離以抑制干擾脈沖。最常見的隔離器件是光電耦合器,其內(nèi)部結(jié)構(gòu)見下圖 : 具
圖3.23所示的電路,是一個16進制的反相器,用于產(chǎn)生30~160NS的延遲。每一級的延遲時間是5~35NS,具體數(shù)值由可變電阻的值決定。每一級的延遲時間不應該超過時鐘周期的12%,以保重穩(wěn)定工作。通過調(diào)整延遲級數(shù)(2或4)并
圖3.24給出了CADILLAC時鐘相位調(diào)整電路的框圖。對于大規(guī)模生產(chǎn)測試,可能值得構(gòu)造這樣的電路。對于普通的實驗測試,則太麻煩了。電路將總線時鐘進行N分頻,然后通過一個-頻率比較器把它與一個同樣經(jīng)過N分頻的本地振蕩
圖3.29是一個簡化的數(shù)字觸發(fā)器原理圖。在這個例子中,為放大器提供了對稱的正、負電壓。正反饋電路把電容C上的任何正電壓驅(qū)動到電源正電壓,或者把電容C上的任何負電壓驅(qū)動到電源負電壓。當用時鐘驅(qū)動時,電路會穩(wěn)定
如圖3.30所示,采用ACTEL ACT-1門陣列實現(xiàn)的電路,當輸入電壓變化時,其輸出產(chǎn)生脈沖的概率有多大?簡單應用同步邏輯理論,它永遠也不會發(fā)生。但現(xiàn)在我們會更好地理解這個問題了。首先檢查最壞情況下建立時間:TPD=9
對于每個電氣參數(shù),必須考慮其數(shù)值有效時的頻率范圍。傳輸線的串聯(lián)電阻也不例外。與其他參數(shù)一樣,它也是頻率的函數(shù)。圖4.10畫出了RG-58/U和等效串聯(lián)電阻與頻率的函數(shù)曲線。圖中采用對數(shù)坐標軸。圖4.10以相同的坐標軸
圖1為電感三點式LC振蕩電路。電感線圈L1和L2是一個線圈,2點是中間抽頭。如果設(shè)某個瞬間集電極電流減小,線圈上的瞬時極性如圖所所,反饋到發(fā)射發(fā)的極性對地為正,圖中三極管是共基極接法,所以使發(fā)射結(jié)的凈輸入減小
鄰近效應是一種物理現(xiàn)象,會使相鄰導線中的反方向電流產(chǎn)生相互吸引(見圖4.16)。鄰近效應是由磁場的變化引起的,因此它僅干擾高頻電流的流動。靜態(tài)磁場的恒定電流不會對鄰近效應做出響應。鄰近效應明顯不同于安培發(fā)
圖4.22說明了一條長線中間掛了一個電容的情形。一個從左邊進入的信號遇到電容后一分為二,一部分信號后向射,另一部分經(jīng)過電容繼續(xù)向前傳播。這個問題棘手的方面在于反射系數(shù)是頻率的一個函數(shù)。我們將分別來估算反射
圖4.23中的情形,經(jīng)常出現(xiàn)在大的總線結(jié)構(gòu)中,尤其是在包含大的單排存儲模塊囝列的存儲卡上。容性負載的值相等而且間隔均勻地排列。如果上升沿的長度超過了負載間的距離,則可以推導出這個電路特性的一個簡化的近似表
圖1所示的三運放儀表放大器看似為一種簡單的結(jié)構(gòu),因為它使用已經(jīng)存在了幾十年的基本運算放大器(op amp)來獲得差動輸入信號。運算放大器的輸入失調(diào)電壓誤差不難理解。運算放大器開環(huán)增益的定義沒有改變。運算放大器共