剛完成銀湖資本51%股權(quán)收購(gòu)的Altera，現(xiàn)已進(jìn)入全新發(fā)展階段。

近日，在2025年Altera創(chuàng)新者大會(huì)上，這家“全球最大純FPGA解決方案提供商”帶來了一系列重磅發(fā)布：Agilex?全系列FPGA與SoC FPGA進(jìn)入量產(chǎn)階段、Quartus^® Prime 25.3版本軟件工具全面升級(jí)，以及專為中端市場(chǎng)打造的Agilex 5 D系列性能大幅提升。這一系列創(chuàng)新成果，標(biāo)志著Altera正以更敏捷的姿態(tài)，推動(dòng)著可編程邏輯在AI、5G/6G、工業(yè)自動(dòng)化等領(lǐng)域的深度應(yīng)用。

戰(zhàn)略聚焦：“全棧產(chǎn)品+生態(tài)賦能”將重新定義FPGA價(jià)值

根據(jù)行業(yè)最新的數(shù)據(jù)顯示，2024年全球FPGA市場(chǎng)規(guī)模已達(dá)80億美元，預(yù)計(jì)到2030年有望突破150億美元，期間年復(fù)合增長(zhǎng)率預(yù)估在10%左右。隨著人工智能（AI）、邊緣計(jì)算、汽車電子等新興場(chǎng)景對(duì)FPGA需求的持續(xù)釋放，這一行業(yè)將迎來新的增長(zhǎng)機(jī)遇。作為全球規(guī)模最大且獨(dú)立專注于FPGA的解決方案提供商，Altera一直致力于關(guān)注市場(chǎng)需求，以領(lǐng)先的產(chǎn)品和技術(shù)，助力客戶和合作伙伴加速創(chuàng)新。

在大會(huì)演講中，Altera業(yè)務(wù)管理負(fù)責(zé)人Venkat Yadavalli明確了公司的戰(zhàn)略核心：“獨(dú)立運(yùn)營(yíng)賦予我們極致敏捷性，‘全棧產(chǎn)品+生態(tài)賦能’將重新定義FPGA在AI時(shí)代的價(jià)值?！痹诋?dāng)今技術(shù)快速迭代的背景下，這種敏捷性顯得尤為重要。

據(jù)介紹，這一戰(zhàn)略定位直指市場(chǎng)痛點(diǎn)：ASIC開發(fā)成本飆升、邊緣AI需求爆發(fā)與標(biāo)準(zhǔn)迭代加速。Venkat直言：“當(dāng)ASIC設(shè)計(jì)成本突破千萬美元級(jí)，F(xiàn)PGA的可編程性將成為企業(yè)快速落地創(chuàng)新的最優(yōu)解?！?/span>

目前，Altera的Agilex 7全系列（含F(xiàn)/I/M型號(hào)）已經(jīng)啟動(dòng)量產(chǎn)，Agilex 3系列也已全面交付，中端Agilex 5系列完成了E/D雙產(chǎn)品線布局，形成了覆蓋高端性能、中端平衡、低端成本優(yōu)化的全域產(chǎn)品矩陣。

硬件性能躍級(jí)：Agilex 5D破解高帶寬場(chǎng)景瓶頸

針對(duì)邊緣AI推理、4K/8K視頻處理等核心場(chǎng)景，Altera重磅發(fā)布了升級(jí)后的Agilex 5 D系列FPGA。

相較于上一代，全新FPGA的邏輯單元密度提升了2.5倍，最高可達(dá)160萬邏輯單元；配合新增的AI Tensor模塊與高比例DSP單元，單器件AI算力較同類產(chǎn)品提升了40%。而更關(guān)鍵的突破，則在于內(nèi)存性能：DDR5接口速度突破5600MT/s，LPDDR5高達(dá)5500MT/s，25%的速率提升可使數(shù)據(jù)吞吐量滿足5G/6G多頻段通信需求。

除此之外，安全性升級(jí)也成為了另一亮點(diǎn)。該系列首次集成后量子密碼學(xué)（PQC）安全啟動(dòng)功能，Venkat在技術(shù)演示中強(qiáng)調(diào)：“這不僅應(yīng)對(duì)當(dāng)前網(wǎng)絡(luò)威脅，更提前布局量子計(jì)算時(shí)代的安全防護(hù)。”目前，客戶可通過Quartus Prime軟件啟動(dòng)Agilex 5D系列設(shè)計(jì)，量產(chǎn)計(jì)劃將于2026年正式啟動(dòng)。

工具革命：Visual Designer Studio使開發(fā)效率提升60倍

“5天到2小時(shí)的蛻變”，Venkat用這個(gè)對(duì)比揭開了Quartus Prime 25.3版本的核心革新。

據(jù)介紹，全新集成的第四代系統(tǒng)設(shè)計(jì)工具Visual Designer Studio通過三大技術(shù)突破重構(gòu)開發(fā)流程：自動(dòng)完成軟IP/硬IP/自定義IP的連接與路由推薦，拖放式界面實(shí)現(xiàn)RTL代碼可視化布局，IO環(huán)智能配置優(yōu)化數(shù)據(jù)路徑。根據(jù)現(xiàn)場(chǎng)演示顯示，某工業(yè)機(jī)器人控制模塊設(shè)計(jì)，從傳統(tǒng)RTL開發(fā)的120小時(shí)可壓縮至120分鐘。

不僅如此，軟件性能的持續(xù)優(yōu)化也讓其更顯實(shí)力：較23.1版本累計(jì)縮短27%編譯時(shí)間，在保持Fmax性能不變的前提下，可減少6%的ALM資源占用。另外值得一提的是，同步發(fā)布的FPGA AI Suite 25.3還新增了Windows支持與無DDR模式，通過OpenVINO兼容PyTorch/TensorFlow框架，可使AI開發(fā)者無需硬件背景即可完成模型部署。

生態(tài)合圍：300家伙伴構(gòu)建FPGA創(chuàng)新加速網(wǎng)絡(luò)

“單打獨(dú)斗的時(shí)代早已過去”，Venkat在大會(huì)上宣布，Altera解決方案合作伙伴加速計(jì)劃（ASAP）已聚集300家認(rèn)證伙伴，這一生態(tài)體系可提供從IP核、開發(fā)板，到行業(yè)解決方案的全鏈條支持。根據(jù)某汽車電子企業(yè)現(xiàn)場(chǎng)分享的案例顯示，借助ASAP生態(tài)的預(yù)驗(yàn)證IP庫(kù)，其ADAS視覺處理模塊上市周期縮短了50%。

針對(duì)競(jìng)爭(zhēng)策略，Venkat進(jìn)一步闡釋道：“區(qū)別于Lattice的中小型聚焦與Xilinx的CPU協(xié)同路線，我們以全棧FPGA為核心，通過統(tǒng)一架構(gòu)實(shí)現(xiàn)了從Agilex 7到3的無縫遷移。”

另外，針對(duì)具身機(jī)器人等新興場(chǎng)景，他特別指出了FPGA的確定性延遲優(yōu)勢(shì)：“倉(cāng)庫(kù)移動(dòng)機(jī)器人需實(shí)時(shí)融合16路傳感器數(shù)據(jù)，Agilex 5的并行處理架構(gòu)能將響應(yīng)延遲控制在毫秒級(jí)?！?/span>

結(jié)語：FPGA成為AI邊緣的“可編程樞紐”

從銀湖資本注資到全系列量產(chǎn)，從工具效率革命到生態(tài)擴(kuò)容，Altera的此次獨(dú)立首秀勾勒出了清晰的路線圖。當(dāng)被問及未來增長(zhǎng)點(diǎn)時(shí)，Venkat指向會(huì)場(chǎng)外的機(jī)器人演示臺(tái)表示：“隨著邊緣AI與工業(yè)4.0深度融合，F(xiàn)PGA將成為連接傳感器、處理器與云端的可編程樞紐?！?/span>

不難看出，在AI驅(qū)動(dòng)的新計(jì)算時(shí)代，Altera正以其全面的產(chǎn)品組合、先進(jìn)的開發(fā)工具和強(qiáng)大的生態(tài)系統(tǒng)，為邊緣智能注入新的動(dòng)力。未來，隨著Agilex全系列的量產(chǎn)和開發(fā)體驗(yàn)的持續(xù)優(yōu)化，這家FPGA領(lǐng)域的領(lǐng)軍企業(yè)有望在即將到來的智能化浪潮中扮演更加重要的角色。