在科技演進(jìn)浪潮中，能源技術(shù)已逐漸成為現(xiàn)代產(chǎn)業(yè)發(fā)展的核心驅(qū)動力。從移動設(shè)備到云服務(wù)器，從電動車到智慧城市，科技產(chǎn)品日益強(qiáng)調(diào)效能、速度與可持續(xù)能源的平衡，而這一切的背后都需要更高效、更穩(wěn)定的電源轉(zhuǎn)換技術(shù)。

隨著各種應(yīng)用對能源效率與功率密度的要求不斷提高，傳統(tǒng)以硅（Silicon, Si）為基礎(chǔ)的功率元件正面臨物理與性能的極限挑戰(zhàn)。這也促使業(yè)界開始尋求更具潛力的新型材料，其中氮化鎵（Gallium Nitride, GaN）無疑是最具代表性的技術(shù)之一。本文將介紹GaN技術(shù)優(yōu)勢、安森美iGaN概述、VDD, LDO旁路電容等。

GaN技術(shù)優(yōu)勢

GaN作為一種寬禁帶半導(dǎo)體（Wide Bandgap Semiconductor），其材料特性天然地優(yōu)于硅，在多個關(guān)鍵指標(biāo)上具備顯著優(yōu)勢。在相同輸出功率的條件下，GaN可在 MHz 等級的開關(guān)頻率下工作，能顯著縮小磁性元件（如變壓器與電感）與濾波電容的體積，實(shí)現(xiàn)更高的功率密度與更小的系統(tǒng)尺寸。

GaN 元件具備較小的輸入與輸出電容，同時無反向恢復(fù)電流，能有效降低死區(qū)時間損耗（Dead Time Loss）與反向恢復(fù)損耗（Reverse Recovery Loss），使其在高頻開關(guān)下仍維持高效率。雖然 GaN 的單位面積成本高于硅，但其更低的 RDS(on)使整體效率更佳，并能減少散熱器面積與系統(tǒng)散熱需求。

雖然 GaN 本身具備卓越性能，但其驅(qū)動與控制的難度較高。單純采用分立式 GaN 所帶來的設(shè)計挑戰(zhàn)不容忽視，特別是在高頻驅(qū)動、PCB 布線、EMI 控制與可靠性設(shè)計方面，難度遠(yuǎn)高于傳統(tǒng)硅 MOSFET。為了解決上述問題，整合型 GaN（Integrated GaN，簡稱 iGaN） 技術(shù)應(yīng)運(yùn)而生。

安森美iGaN概述

本文將介紹安森美（onsemi）所推出的iGaN產(chǎn)品，為讀者在元件選擇與系統(tǒng)設(shè)計上提供實(shí)際參考。同時，本文針對PCB Layout 實(shí)操技巧與參考設(shè)計準(zhǔn)則，協(xié)助設(shè)計者實(shí)際應(yīng)用并優(yōu)化系統(tǒng)效能。文章最后，提供300W高效能游戲適配器的參考設(shè)計以及實(shí)驗(yàn)數(shù)據(jù)。

安森美將 e-mode GaN 與柵極驅(qū)動器（Gate Driver）整合于單一封裝中。這樣的整合大幅減少了 PCB 上的布線長度與相關(guān)的寄生參數(shù)，使得 GaN 開關(guān)可以更快速、更穩(wěn)定地運(yùn)作。如圖1所示，安森美的產(chǎn)品帶來的優(yōu)勢包括：

PWM信號幅度合規(guī)性: 能夠兼容多種PWM信號幅度，包括3.3V、5V和10V。這使得集成GaN技術(shù)在不同的應(yīng)用場景中具有更高的靈活性和適應(yīng)性。而分立GaN無法滿足多種PWM信號幅度的需求。

6V鉗位驅(qū)動保護(hù)GaN柵極氧化層: 具有6V鉗位驅(qū)動功能，能夠有效保護(hù)GaN柵極氧化層，防止其受到過高電壓的損害。分立GaN技術(shù)則缺乏這一保護(hù)措施，可能會導(dǎo)致GaN柵極氧化層在高電壓環(huán)境下受到損害。

調(diào)節(jié)VDRV和驅(qū)動強(qiáng)度以驅(qū)動GaN速度: 可以根據(jù)需求調(diào)節(jié)驅(qū)動強(qiáng)度，以適應(yīng)不同的應(yīng)用要求。這使得iGaN技術(shù)在不同的應(yīng)用場景中具有更高的靈活性和適應(yīng)性。

最小化驅(qū)動器和GaN之間的線路電感: 能夠最小化驅(qū)動器和GaN之間的線路電感，這有助于提高系統(tǒng)的性能和可靠性。分立GaN技術(shù)則無法有效減少線路電感，可能會導(dǎo)致系統(tǒng)性能下降。

噪音免疫性/CMTI評級（150+ V/ns）: 具有較高的噪音免疫性和CMTI評級（150+ V/ns），這有助于提高系統(tǒng)的穩(wěn)定性和可靠性。分立GaN技術(shù)則無法提供這一功能，可能會導(dǎo)致系統(tǒng)在高噪音環(huán)境下出現(xiàn)不穩(wěn)定的情況。

圖1 安森美iGaN的優(yōu)勢

安森美作為業(yè)界領(lǐng)先的 iGaN 技術(shù)供應(yīng)商，其 NCP5892x系列涵蓋650V/ 50mohm, 78mohm以及150mohm 范圍，廣泛應(yīng)用于快充電源、工業(yè)電源、服務(wù)器電源模組等領(lǐng)域。

圖2以NCP58921為例，呈現(xiàn)功能框圖和引腳說明。該產(chǎn)品將高性能高頻驅(qū)動器和 650 V、50 mΩ 氮化鎵 (GaN)整合在一個開關(guān)結(jié)構(gòu)中。硅驅(qū)動器和 GaN HEMT 功率開關(guān)的強(qiáng)大組合，相比分立式 GaN，性能更卓越。 同時，TQFN26 8 x 8 mm封裝降低了電路和封裝寄生效應(yīng)，同時實(shí)現(xiàn)了更緊湊的設(shè)計。

圖2 NCP58921的功能框圖和引腳說明

另一方面，使用者會在給定的應(yīng)用和條件下檢查元件的電壓應(yīng)力或是系統(tǒng)EMI特性。原因是PCB 布局寄生電容以及電感寄生電容和電源回路雜散電感會影響開關(guān)切換的表現(xiàn)。NCP58921 可透過串聯(lián) RON電阻和 VDR 去耦 CVDR 電容來調(diào)整開啟壓擺率 (dv/dt)。

建議的 VDR 去耦電容為多層陶瓷電容器 (MLCC) X7R 材質(zhì)。 CVDR電容為 100 nF，額定電壓高于 25 V，可提供更好的熱/電壓穩(wěn)定性。務(wù)必添加串聯(lián)電阻 (RON)，以便設(shè)定turn on slew rate并進(jìn)行應(yīng)用調(diào)試。建議的起始 RON值為 33 Ω。 RON電阻值取決于應(yīng)用要求和工作頻率，但 100 Ω 應(yīng)被視為最大值。圖3是調(diào)整不同的RON值，表現(xiàn)出不同的dv/dt。

圖3 iGaN透過調(diào)整RON產(chǎn)生不同的 dv/dt

iGaN雖已大幅降低傳統(tǒng) GaN 設(shè)計在驅(qū)動與匹配上的困難，但良好的 PCB layout仍是發(fā)揮其高速、高效率特性的關(guān)鍵。尤其在高電壓、高頻率、高功率密度應(yīng)用中，即便微小的布線失誤，也可能引發(fā) EMI、切換尖峰、震蕩甚至元件損壞。

接下來，將以實(shí)際設(shè)計為導(dǎo)向，逐步說明 iGaN 的 PCB 布線原則，涵蓋關(guān)鍵元件擺放、高頻回路設(shè)計以及接地處理。

VDD, LDO旁路電容

iGaN 在高速驅(qū)動驅(qū)動過程，在柵極電容的短暫充電期間需要更高的電流。此電源電流透過內(nèi)部調(diào)節(jié)器從 VDD 解偶電容 CVDD 提供，該電容用于解耦 VDD 電源電壓。 CVDD 必須直接連接在 VDD 和 GND 接腳之間。 CVDD 電容應(yīng)為至少 1 uF 的陶瓷電容，并盡可能靠近電源引腳，以便濾除高頻操作下所有的突波。

LDO OUT 是通用穩(wěn)壓器的輸出，用于為 5 V 數(shù)字隔離器或隔離柵極驅(qū)動器供電。此穩(wěn)壓器需要在 LDO OUT 和 GND 引腳之間連接陶瓷電容，以解耦輸出電壓。建議電容值為 100 nF，其材料應(yīng)為穩(wěn)定性良好的 X7R。圖4為典型的半橋電路PCB布局以及元件位置，可看到CVDD位于VDD的引腳附近，LDO OUT的引腳與GND之間也有陶瓷電容。

圖4 半橋架構(gòu)下Layout布局

減少寄生電感

如果功率回路中的寄生電感太大，搭配iGaN極高的電流變化率 di/dt，容易產(chǎn)生尖峰電壓，甚至導(dǎo)致?lián)p壞。同時，這也會產(chǎn)生大量輻射 EMI。如圖5所示，標(biāo)示了 Vbus、HB、GND 以及旁邊的 bypass 陶瓷電容。我們可以看到，從 Vbus → iGaN →Switch Node →iGaN，再經(jīng)由 Via 返回 GND，這整條就是高功率電流回路。為了減少寄生電感，在PCB布局時，把 iGaN 與旁路電容（MLCC）放在彼此緊鄰位置，減少回路的長度。同時，使用寬銅面，并在下一層有完整 GND 作為返回路徑，可形成電場與磁場的抵銷。上層與內(nèi)層中間的板厚越薄越好，有助于形成耦合電感來等效減少整個路徑上的寄生電感。

圖5 半橋架構(gòu)下的高功率電流路徑

減少Switch Node 寄生電容

iGaN器件具有非常低的輸出電容，并且以高dv/dt快速切換，從而產(chǎn)生非常低的開關(guān)損耗。為了保持這種低開關(guān)損耗，必須最小化添加到(switch node)開關(guān)節(jié)點(diǎn)的額外電容。根據(jù)電容的公式，C=0.0886?εr?A/h

這里：

εr：是材料的介電常數(shù)，F(xiàn)R4 材質(zhì)約為 4.5

A：是 Switch Node 與其他平面（如 GND 或 Heatsink）的重疊面積

h：是這兩個導(dǎo)體之間的距離（通常為板厚、Dielectric）

簡單來說，最小化開關(guān)節(jié)點(diǎn)平面與其他電源和地平面的重疊，整體形成的寄生電容 C 也會跟著下降。此外，亦可以通過以下指南來最小化開關(guān)節(jié)點(diǎn)的寄生電容：

1. 將功率電感器盡可能靠近iGaN器件。

2. 功率電感器必須使用單層繞組構(gòu)造，以最小化繞組內(nèi)電容。

3. 如果單層電感器不可行，考慮在主電感器和iGaN器件之間放置一個小電感器，以有效屏蔽GaN器件免受額外電容的影響。

4. 如果使用背面散熱器，使用最少的開關(guān)節(jié)點(diǎn)銅覆蓋面積在底層銅層上，以改善熱散熱。