ARM7系列處理器是英國ARM公司設計的主流嵌入式處理器 ARM7內核是0.9MIPS/MHz的三級流水線和馮·諾伊曼結構; ARM9內核是5級流水線，提供1.1MIPS/MHz的哈佛結構。 ARM7沒有MMU。

ARM7系列包括ARM7TDMI、ARM7TDMI-S、帶有高速緩存處理器宏單元的ARM720T。該系列處理器提供Thumb 16位壓縮指令集和EmbededICE軟件調試方式，適用于更大規(guī)模的SoC設計中。ARM7TDMI基于ARM體系結構V4版本，是目前低端的ARM核。ARM7TDMI處理器是ARM通用32位微處理器家族的成員之一。它具有優(yōu)異的性能，但功耗卻很低，使用門的數量也很少。它屬于精簡指令集計算機(RISC)，比復雜指令集計算機(CISC)要簡單得多。這樣的簡化實現了： 高的指令吞吐量;出色的實時中斷響應;小的、高性價比的處理器宏單元。 三級流水線:ARM7TDMI處理器使用流水線來增加處理器指令流的速度。這樣可使幾個操作同時進行，并使處理和存儲器系統(tǒng)連續(xù)操作，能提供0.9MIPS/MHz的指令執(zhí)行速度。ARM7TDMI的流水線分3級，分別為：取指、?譯碼、?執(zhí)行。正常操作過程中，在執(zhí)行一條指令的同時對下一條指令進行譯碼，并將第三條指令從存儲器中取出。

?ARM7微處理器?是英國ARM公司設計的一款32位RISC(精簡指令集計算機)處理器，廣泛應用于移動設備和嵌入式系統(tǒng)。ARM7微處理器的主要特點包括低功耗、高性能和廣泛的兼容性。

ARM7微處理器的核心優(yōu)勢

?低功耗設計?：ARM7處理器的核心優(yōu)勢在于其低功耗設計，特別適合便攜式和電池供電的設備。其簡潔的指令集和高效的執(zhí)行模式能夠提供極高的代碼密度，同時保證良好的性能?1。

?高性能?：ARM7處理器支持多種操作系統(tǒng)，如嵌入式Linux、Windows CE等，適用于需要快速響應的應用場景?1。

?廣泛的兼容性?：ARM7處理器支持Thumb(16位)和ARM(32位)雙指令集，能夠很好地兼容8位和16位器件，具有更高的代碼密度?2。

ARM7微處理器的體系結構特點

?流水線技術?：ARM7處理器采用3級流水線技術，提高了指令執(zhí)行速度?2。

?緩存機制?：帶有指令Cache和數據Cache，大量使用寄存器，指令執(zhí)行速度更快。大多數數據操作都在寄存器中完成，尋址方式靈活簡單，執(zhí)行效率高?2。

?存儲格式?：支持大端和小端兩種存儲方式，適用于不同的系統(tǒng)需求?2。

?異常處理?：支持多種異常類型，包括復位、未對齊的存儲訪問、軟件中斷、外部中斷請求等，能夠快速響應系統(tǒng)事件?1。

ARM(Advanced RISC Machines)是近年來在各個領域日益得到廣泛應用的32 位微處理器，它既是一個公司的名稱，也同樣是一類微處理器的通稱，包括ARM7、ARM9、ARM9E、ARM10E、SecurCore 等系列。其中ARM7 系列處理器是低功耗的32 位RISC 處理器，它主要用于對功耗和成本要求比較苛刻的產品，它支持16 位的Thumb指令集，使用Thumb 指令集能以16 位的系統(tǒng)開銷得到32 位的系統(tǒng)性能。

以ARM 作為微處理器核心嵌入式系統(tǒng)，因其功耗極低，主頻高，具有進行高速運算處理能力，完成絕大多數復雜應用的特點。采用SamsungS3C44B0X 微處理器的嵌入式操作系統(tǒng)非常適合作為嵌入式系統(tǒng)的控制核心，成為系統(tǒng)主控制器的中心控制單元，通過通訊接口與其他協(xié)處理器進行數據交互實現并行工作。因此，如何高效地設計主控制器與協(xié)處理器之間的接口，特別是在多路控制板需要控制的應用條件下，滿足系統(tǒng)的實時性要求，就顯得尤為重要。在本系統(tǒng)設計中，某型模擬器應用S3C44B0X 處理器，根據預先設定的邏輯關系及輸入的數據，在計算獲得各個通道模擬通道輸出量后，通過串口向系統(tǒng)內各個模擬控制板廣播控制電文，信道內模擬控制板可根據廣播控制電文的相關信息，執(zhí)行各從控制板控制動作，并返回主控制器相應執(zhí)行狀況。

系統(tǒng)硬件組成

系統(tǒng)選用的S3C44B0X 微處理器是三星公司專為手持設備和一般應用提供的高性價比的微控制器解決方案，是由ARM 公司設計的16/32 位ARM7TDMI 核處理器工作在66MHZ,可內置uCLinux 系統(tǒng)，支持基于JTAG 的片上集成ICE調試解決方案。

1.1 處理器集成外設特點

S3C44B0X微處理器采用2.5VARM7TDMI內核，帶有8KB Cache(SAMBA II 總線體系結構)為了降低系統(tǒng)總成本和減少外圍器件，這款芯片提供了全面通用的片上外設，從而最小化系統(tǒng)的成本，片上資源豐富，其系統(tǒng)集成的主要集成外設如表1 所示。

1.2 系統(tǒng)組成及對外接口

主控制器系統(tǒng)構成如圖1 所示，除串行口外，還可以通過EBI 總線接口，擴展網絡接口，擴展SDRAM,外置FLASH 接口等，使得主控制器系統(tǒng)在完成對外部多路控制板的處理和控制以外，還可以實現信息的對外轉發(fā)、存儲或顯示等功能。

2 S3C44B0X 的URAT 單元結構

S3C44B0X 的URAT(通用異步收發(fā)器)單元提供兩個獨立的異步串行I/O 端口，每個都可以在中斷和DMA 兩種模式下工作。每個URAT 通道包含2 個16 字節(jié)的FIFO(先入先出)分別提供給接收和發(fā)送。每個UART 都具有獨立的波特率發(fā)生器，發(fā)送器，接收器和控制單元。波特率發(fā)生器可由芯片內系統(tǒng)時鐘驅動或外鄰時鐘驅動。每個發(fā)送器和接收器都有獨立的數據緩沖器和數據移位寄存器，發(fā)送器和接收器包含16 字節(jié)的FIFO 和移位寄存器，要發(fā)送的數據首先寫入FIFO 然后復制到發(fā)送移位寄存器。然后它從數據輸出端口TxDn 依次被移位輸出，被接收到的數據也同樣從數據接收端口RxDn 移位輸入到移位寄存器，然后復制到FIFO.其方框圖如圖2 所示。

S3C44B0X 中所包含的兩個串口TxD0 ,RxD0,TxD1,RxD1 均可以中斷模式或DMA 模式工作。發(fā)送/接收數據幀都是可編程的，一個數據幀包含一個起始位，5 到8 個數據位，一個可選的奇偶校驗位和1 到2 個停止位，這些均通過線性控制寄存器ULCONn 控制。發(fā)送器還可產生中止條件，它保證連續(xù)輸出一幀時間的邏輯0 信號，信號必須在傳輸完當前傳輸字的情況下進行。

接收的數據幀式與發(fā)送數據幀式相同，接收器還可以檢測到溢出錯誤，奇偶校驗錯誤，幀錯誤和中止狀況，每種情況下都會將一個錯誤標志置位。

多路控制板通訊接口設計

3.1 多路模擬器控制板通訊結構

模擬器各從模擬控制板與模擬器主控制器S3C44B0X 之間通訊采用 RS-485 電平， 當S3C44B0X 處于工作狀態(tài)后，依照給定的時間間隔，把計算得到的控制信息通過串口向處于485總線上的各從模擬控制板發(fā)送控制電文，各從模擬控制板在RS-485 總線上則時刻處于監(jiān)聽狀態(tài)，收到相應信息后則在設定的總線空閑時機，向主控制器回復當前執(zhí)行狀況，各從模擬控制板之間，也可以依托主控制器，即采用從-主 -從的方式，實現相互之間的數據交互或狀態(tài)查詢。

3.2 模擬器通訊控制電文設計

各個從模擬控制板接收主控制器發(fā)送的控制電文并解析，必須首先明確其每幀結構，然后才能根據其結構完成對各相關信息的提取。目前的信息傳遞幀格式定義的方法有：可見字符編碼，內部讀取互不兼容的二進制格以及混合編碼方式等。對于本文所使用的主從通訊結構，為方便調試和外部監(jiān)視讀取，相互間采用可見的ASCII 碼接口協(xié)議發(fā)送。發(fā)送出的數據主要由幀頭、幀尾和幀內數據組成。

從模擬控制板在處理時一般先通過對幀頭的判斷而識別后續(xù)數據內容，進行數據的提取處理。

由于數據幀內各數據段由逗號分割，因此在處理緩存數據時一般是通過搜尋ASCII 碼“$”來判斷是否是幀頭，對幀頭的類別進行識別后再通過讀取設備類型，判斷正在接收的是否為該從模擬控制板的相關信息，再通過對所經歷逗號個數的計數或字符數據長度來判斷出當前正在處理的是哪一種控制參數，并做出相應處理。

結束語

整個系統(tǒng)硬件設計方面運用了資源豐富，速度快且低功耗的ARM 嵌入式處理器，并提供了與多個從模擬控制板連接的串口總線通訊解決方案。采用ARM 內核可以使系統(tǒng)小型化，并極大的提升了系統(tǒng)性能。在實際應用中多路控制板易于擴展，從總線提取的控制電文信息也可方便與各種外設連接和調試，使其便于實現更高層次的功能和應用，具有較好的應用推廣價值。