CAN 總線允許高達1M bit /s通訊速率， 支持多主通訊模式， 有高抗電磁干擾性而且能夠檢測出通信過程中產(chǎn)生的任何錯誤， 已被廣泛應用到各自動化控制系統(tǒng)中。在項目的特殊環(huán)境要求下， CAN總線通信要求使用FPGA作為系統(tǒng)中的主控制器， 較之傳統(tǒng)設計使用的單片機， FPGA能夠在速度和體積上有更好的適應性。FPGA 一方面減少了電路板的復雜程度， 縮短了實現(xiàn)周期;另一方面， 其豐富的資源、超高的性能和靈活的可編程性， 提高了整個設備的可靠性， 大大增強了電路板設計的靈活性和可擴展性。文中通過設計FPGA 的接口電路， 并利用Verilog語言來編程實現(xiàn)CAN節(jié)點之間的通信功能。

CAN總線控制器實現(xiàn)網(wǎng)絡協(xié)議ISO 11898–1的所有低級功能，同時收發(fā)器與物理層通信。不同的物理層需要不同的收發(fā)器，如高速can、低速容錯can、高速可變數(shù)據(jù)速率can。

在一個典型的實現(xiàn)中，CAN總線控制器和微處理器被統(tǒng)一成一個啟用CAN的微控制器。市面上有帶SPI接口的外部CAN總線控制器，主要由微芯片制造，但它們往往會增加不必要的成本和復雜性。

在本文中，我們將研究從收發(fā)器到can總線連接器的電路設計。是時候把我們的手弄臟，設計我們的CAN總線電路!

第一步-選擇正確的IC

所有的CAN總線收發(fā)器的工作原理類似，因為它們位于實現(xiàn)CAN總線控制器的微控制器(或FPGA)和CAN總線本身之間。不過，還是有一些不同之處，你應該仔細考慮。

快速搜索合適的八角分類揭示了CAN總線收發(fā)器的主要制造商按提供的集成電路數(shù)量降序排列為NXP半導體、微晶片、德州儀器、Maxim Integrated、模擬器件和ST微電子。

所有這些收發(fā)器看起來都很相似，但它們的特性和性能卻各不相同。

ESD保護

市場上第一個CAN總線收發(fā)器包括很少的ESD(靜電放電)事件保護。它們要求所有的I/O保護都要用外部組件來實現(xiàn)。

在實際選型過程中，我們需關(guān)注CMC的多個關(guān)鍵特性，包括電感值、漏感(leakage inductance)、直流電阻(DC resistance)以及模式轉(zhuǎn)換特性(mode conversion characteristics)，以確保所選CMC能夠最優(yōu)化地滿足系統(tǒng)的EMC需求。

1.1、電感值

在選取CMC電感值時，我們首要考慮的是其對總線共模噪聲的抑制能力。為了有效抑制共模噪聲，CMC在共模噪聲頻率處應具備盡可能高的電感值，從而呈現(xiàn)高阻抗狀態(tài)，阻止噪聲傳播。然而，電感值的選擇并非越大越好，過大的電感值會帶來尺寸和成本上的挑戰(zhàn)。

綜合考慮，針對500kbps的CAN通信，推薦使用51uH電感值的CMC;而對于2Mbps的CAN FD通訊，則建議采用100uH電感值的CMC，以實現(xiàn)共模噪聲的有效抑制并兼顧尺寸與成本。

1.2、泄漏電感

泄漏電感，亦稱為差模電感，對差模信號具有一定的抑制效果。然而，過大的泄漏電感可能會引發(fā)CAN信號的振鈴現(xiàn)象，從而干擾CAN總線的正常通訊。與此同時，適量的泄漏電感又能有效抑制CAN總線中的差模電流，進而提升系統(tǒng)的整體EMI性能。

因此，在權(quán)衡泄漏電感的影響時，我們應確保其既能發(fā)揮差模抑制作用，又不至于在總線信號上產(chǎn)生顯著的振鈴，確保CAN總線的正常通訊不受干擾。適度的泄漏電感對于優(yōu)化系統(tǒng)性能是有益的。

1.3、直流電阻

共模電感的直流電阻對總線信號的損耗具有直接影響。隨著直流電阻的增大，總線信號的損耗也會相應增加，從而導致傳輸效率降低。因此，在確定了共模電感的電感值之后，選擇直流電阻盡可能小的CMC顯得尤為重要。

這樣做可以有效減少總線信號的損耗，提高信號傳輸效率，確保CAN總線通信的穩(wěn)定性和可靠性。

1.4、CMC的模式轉(zhuǎn)換特性

共模電感的模式轉(zhuǎn)換特性揭示了其上下線圈的對稱程度，這一特性通過Ssd12/Sds21參數(shù)來衡量。當Ssd12/Sds21參數(shù)的差異較大時，意味著模式轉(zhuǎn)換特性更為顯著，可能表明CMC的上下線圈存在較大的不對稱性。這種不對稱性會在CAN總線通信過程中引入額外的共模噪聲，從而降低CMC的EMI濾波效能。因此，在選擇CMC時，我們應傾向于選擇那些Ssd12/Sds21參數(shù)接近的器件，以優(yōu)化EMI性能。

如下圖所示的DLW32SH101XF2阻抗與頻率特性曲線，清晰地展示了CMC在共模噪聲頻率下的高共模阻抗Zc，這有助于有效抑制共模噪聲。同時，在CAN總線通信頻段內(nèi)，CMC保持了較低的差模阻抗Zd，確保在抑制共模噪聲的同時，不會對總線的正常通訊造成不利影響。

在CAN網(wǎng)絡的正常通信過程中，若總線遭遇異常故障，例如短路至BAT或Vcc，CMC的存在可能導致總線上產(chǎn)生接近或超出總線耐受電壓的瞬態(tài)電壓。對于NOVOSENSE系列的CAN收發(fā)器而言，此類因總線短路而在CMC上產(chǎn)生的瞬態(tài)過壓，恰好滿足芯片總線引腳內(nèi)部ESD防護電路的啟動條件。

因此，由CMC感生的過壓能量將通過內(nèi)部ESD防護電路得到完全泄放，確保芯片免受任何損害，從而保障了收發(fā)器的可靠性和穩(wěn)定性。

1 CAN 接口硬件設計

1.1 CAN 節(jié)點的系統(tǒng)構(gòu)成

一般來說， 每個CAN 模塊能夠被分成3 個不同的功能塊，其結(jié)構(gòu)如圖1所示。CAN總線收發(fā)器提供CAN協(xié)議控制器與物理總線之間的接口， 控制從CAN 控制器到總線物理層或相反的邏輯電平信號。它的性能決定了總線接口、總線終端、總線長度和節(jié)點數(shù)， 是影響整個總線網(wǎng)絡通信性能的關(guān)鍵因素之一。CAN 控制器執(zhí)行在CAN 規(guī)范里規(guī)定的完整的CAN 協(xié)議， 它通常用于報文緩沖和驗收濾波， 對外具有與主控制器和總線收發(fā)器的接口。主控制器負責執(zhí)行應用的功能， 例如控制命令的發(fā)送、讀傳感器和處理人機接口等。它通過對CAN 控制器進行編程， 來控制CAN 總線的工作方式和工作狀態(tài)， 以及進行數(shù)據(jù)的發(fā)送和接收。

圖1 CAN 模塊系統(tǒng)構(gòu)成

1.2 接口電路設計

接口電路如圖2所示。SJA1000的AD0~ AD7地址數(shù)據(jù)復用端口、ALE地址鎖存端口、RD、WR、片選CS端口均通過轉(zhuǎn)換芯片與FPGA的I /O口相連。SJA1000 的中斷輸出信號INT連入FPGA, 使CAN通信可以采用中斷或查詢方式。RST 端口的電路實現(xiàn)SJA1000的上電自動復位功能。MODE 模式選擇端接+ 5 V, 設置SJA1000控制器為Intel模式。SJA1000 的時鐘晶振采用16MH z, 頻率調(diào)整電容取15 pF. R16為終端電阻，設計中取120Ω。CAN 驅(qū)動器PCA82C250 的RS腳為工作模式選擇位， 接地工作于高速模式， 接高工作于待機模式。系統(tǒng)通過電阻R14將芯片設定于斜率控制模式， 電阻值為47 kΩ , 這時CAN 總線應工作于低速模式， 可提高CAN 總線抵抗射頻干擾的能力。在這種情況下， 可直接使用非屏蔽雙絞線作為總線。

設計中有2點需要特別注意：點是FPGA 并沒有與SJA1000直接相連。這是因為對于設計選取的FPGAXCV600, 其接口電平不支持5 V TTL的I/O 標準， 如果與5 VI/O標準的SJA1000直接相連， 將可能導致FPGA 管腳電流過大， 造成器件鎖死或者燒毀。為此采用雙向總線收發(fā)器74ALVC164245, 把SJA1000的5 V TTL電平信號AD0 ~ AD7、ALE 轉(zhuǎn)換成3.3 V I/O 標準信號， 連接到FPGA 的引腳上。74ALVC164245 有2個8位電平轉(zhuǎn)換端口， 可獨立操作。其中電平信號AD0~ AD7必須按順序連接在總線收發(fā)器的一個8位端口上， 不可以分開。第二點是：在CAN 控制器與收發(fā)器之間不采用光電隔離。這是因為增加光電隔離雖然能增強系統(tǒng)的抗干擾能力， 但也會增加CAN 總線有效回路信號的傳輸延遲時間， 導致通信速率或距離減少。82C250等型號的CAN 收發(fā)器本身具備瞬間抗干擾、降低射頻干擾( RFI)以及實現(xiàn)熱防護的能力， 它具有的電流限制電路還提供了對總線的進一步保護功能。如果現(xiàn)場傳輸距離近、電磁干擾小， 可以不采用光電隔離， 以使系統(tǒng)達到的通信速率或距離。

圖2 接口電路

2 系統(tǒng)軟件設計

2.1 設計流程

FPGA對CAN 總線通訊模塊的控制主要包括3 部分：CAN總線節(jié)點初始化、報文發(fā)送和報文接收。由于通訊模塊對接收數(shù)據(jù)的實時性要求并不是很高， 因此CAN 總線的數(shù)據(jù)接收和發(fā)送采用查詢方式。

2.1.1 初始化過程

系統(tǒng)上電后首先對82C250 和S JA1000 進行初始化， 以確定工作主頻、波特率、輸出特性等。SJA1000的初始化只有在復位模式下才可以進行， 初始化主要包括工作方式的設置、驗收濾波方式的設置、驗收屏蔽寄存器( AMR )和驗收代碼寄存器( ACR)的設置、波特率參數(shù)設置和中斷允許寄存器( IER) 的設置等。在完成SJA1000 的初始化設置以后， SJA1000 就可以回到工作狀態(tài)， 進行正常的通信任務。設計中使SJA1000工作在PeliCan的方式下。

2.1.2 發(fā)送過程

發(fā)送時， 用戶只需將待發(fā)送的數(shù)據(jù)按特定的格式組合成一幀報文， 送入SJA1000發(fā)送緩沖區(qū)中， 然后啟動SJA1000發(fā)送即可。當然， 在往SJA1000 發(fā)送緩存區(qū)送報文之前， 必須先判斷發(fā)送緩沖區(qū)是否鎖定， 如果鎖定則等待;判斷上次發(fā)送是否完成， 未完成則等待發(fā)送完成。FPGA 通過SJA1000 向CAN 總線進行數(shù)據(jù)發(fā)送的流程圖如圖3所示。

圖3 發(fā)送數(shù)據(jù)流程圖

2.1.3 接收過程

接收子程序負責節(jié)點報文的接收以及其他情況處理。接收子程序比發(fā)送子程序要復雜一些， 因為在處理接收報文的過程中， 同時要對諸如總線關(guān)閉、錯誤報警、接收溢出等情況進行處理。只有在總線正常， 沒有錯誤報警， 并且接收緩沖區(qū)中有新報文， 才開始進行數(shù)據(jù)接收操作。對接收緩沖區(qū)的數(shù)據(jù)讀取完畢后釋放CAN接收緩沖區(qū)。FPGA 通過SJA1000接收CAN總線上的數(shù)據(jù)流程圖如圖4所示。

圖4 接收數(shù)據(jù)流程圖

2.2 FPGA 頂層模塊設計

FPGA頂層的模塊設計如圖5 所示。其中c lkdiv 模塊是將輸入的50MH z時鐘clock十分頻后作為模塊基準時鐘。SJACTROL模塊是控制總線通信的主模塊， 而R&W 模塊則是根據(jù)主模塊的信號生成SJA1000所需要的讀寫時序信號。SJACTROL模塊通過start和isw r兩個信號通知R&W 模塊是否要進行讀或?qū)懣偩€操作。若是寫操作， 則將地址和數(shù)據(jù)通過Addrout和Dataout傳遞給R&W, R&W 將負責把數(shù)據(jù)準確地送到S JA1000的數(shù)據(jù)地址復用總線ADDR, 并驅(qū)動SJA1000接收數(shù)據(jù)， 在寫操作完成后發(fā)送w riteover信號通知SJACTROL寫操作完成。讀操作時R&W根據(jù)SJACTOL送來的地址， 從SJA1000的數(shù)據(jù)總線上讀取數(shù)據(jù)， 并將得到的數(shù)據(jù)通過Datasave 總線返回給SJACTROL。

圖5 頂層模塊設計

SJACTROL的狀態(tài)機通過5個狀態(tài)的轉(zhuǎn)換來實現(xiàn)控制：空閑狀態(tài)、初始化狀態(tài)、查詢狀態(tài)、讀狀態(tài)、寫狀態(tài)。R&W 則是按照SJA1000的芯片數(shù)據(jù)手冊進行時序邏輯設計。在編寫模塊時， 需注意雙向總線的編寫技巧。雙向口在頂層定義， 否則模塊綜合的時候容易出錯。

3仿真結(jié)果

FPGA中利用Verilog 編程產(chǎn)生SJA1000的片選信號CS, 地址鎖存信號ALE, 讀寫信號RD、WR.這些控制信號共同驅(qū)動SJA1000進行數(shù)據(jù)接收和發(fā)送。設計選取的是v irtex系列的芯片， 邏輯開發(fā)在ISE 平臺上進行。在FPGA 的調(diào)試階段， 使用xilinx的應用軟件 ChipScope pro( 在線邏輯分析儀) 來在線觀察FPGA設計內(nèi)部信號的波形， 它比傳統(tǒng)的邏輯分析儀更方便。圖6為在線進行數(shù)據(jù)傳送接收時的實際波形。

圖6SJA1000接收和發(fā)送數(shù)據(jù)的時序仿真

4 結(jié)束語

通過對CAN 通信系統(tǒng)的分析， 利用FPGA作為CAN 通信節(jié)點的主控制單元， 對CAN 節(jié)點的硬件接口電路設計方案進行了詳細的說明， 并編寫了CAN 節(jié)點通信流程中的初始化程序、數(shù)據(jù)發(fā)送接收程序。通過軟硬件的聯(lián)調(diào)， 實現(xiàn)了CAN 總線的通信功能， 系統(tǒng)工作狀態(tài)良好。實踐證明CAN 通信節(jié)點采用FPGA作為控制單元， 與傳統(tǒng)的單片機設計相比， 更加靈活并且擴展性更強。