不管摩爾定律會不會最終失效，但目前就有一項技術(shù)，或許能幫助延續(xù)摩爾定律，即Chiplets。1965年，戈登-摩爾（Gordon Moore）提出摩爾定律，即當價格不變時，集成電路上可容納的晶體管數(shù)目，約每隔12個月便會增加一倍，性能也將提升一倍。十年后的1975年，由于集成電路產(chǎn)業(yè)日趨成熟，摩爾修正了翻倍時間，即每隔24個月集成晶體管數(shù)目翻倍，這一定律在其誕生后的幾十年時間里，一直是半導(dǎo)體行業(yè)可以信賴和依靠的預(yù)測模型或發(fā)展規(guī)律。

但隨著芯片尺寸和制程工藝不斷縮小，半導(dǎo)體制造也正面臨越來越嚴峻的挑戰(zhàn)，目前晶體管數(shù)量翻倍速度已經(jīng)延緩至30個月左右。于是，很多人就會禁不住懷疑，摩爾定律是否還能延續(xù)，甚至還有更激進的想法則是，摩爾定律已死。

不管摩爾定律會不會最終失效，但目前就有一項技術(shù)，或許能幫助延續(xù)摩爾定律，即Chiplets。什么是Chiplets呢？Chiplets也就是“小芯片”或“芯粒”，它誕生于20世紀70年代，最近在AMD的Ryzen和Epyc x86處理器等產(chǎn)品中重新獲得關(guān)注。它將復(fù)雜功能進行分解，然后開發(fā)出多種具有單一特定功能，可互相進行模塊化組裝的“小芯片”，它也是一個功能性電路塊，并具有可重復(fù)使用的IP區(qū)塊。目前已有很多大公司已經(jīng)對該技術(shù)進行研發(fā)，如臺積電、AMD、英特爾等。

根據(jù)市場研究公司Omdia預(yù)測，在制造流程中采用芯粒的處理器芯片全球市場預(yù)計將從2018年的6.45億美元擴大至2024年的58億美元。不到10年時間，增長9倍之多，可見，芯粒技術(shù)被寄予厚望，其市場潛力發(fā)展前景誘人。

更是認為，芯粒將是未來10到20年最重要的發(fā)展成果。由于它將功能分解成一塊一塊進行設(shè)計和制造，這使得每一個芯?？梢员辉O(shè)計得盡可能小，從而增加其良率，并最小化成本。目前，越來越多的半導(dǎo)體器件都開始采用芯粒技術(shù)，如微處理器（MPU）、圖形處理器（GPU）以及可編程邏輯器件（PLD）等，尤其是MPU，它需要一直采用最尖端的技術(shù)從而保持其競爭力。

各公司基于芯粒技術(shù)的解決方案

臺積電基于芯粒技術(shù)的解決方案為無凸起的系統(tǒng)整合單晶片（System on Integrated Chip，SoIC?），它為3D架構(gòu)，采用TSV（硅通孔）堆疊邏輯芯片、存儲芯片，或兩種芯片都連至一個有源中介層（active interposer）上。

臺積電聯(lián)手arm推出的7納米chiplets解決方案

AMD目前的芯粒解決方案采用一塊層壓基板，它很多服務(wù)器的處理器產(chǎn)品已經(jīng)采用了芯粒技術(shù)，例如Zen2架構(gòu)就是在原來MCM多芯片設(shè)計的基礎(chǔ)上再進一步，改用將CPU核心和I/O核心分離的芯粒技術(shù)，前者采用7納米工藝，后者采用14/12納米工藝，可以有效降低成本。

AMD已經(jīng)量產(chǎn)的chiplets解決方案

Intel最新的芯粒解決方案名為Foveros，它是一種采用3D堆疊技術(shù)的異構(gòu)系統(tǒng)集成方案。該技術(shù)采用一種3D面對面堆疊工藝，將邏輯芯片凸起并集成至一個有源中介層上，緊鄰存儲芯片或具有通信功能的芯片（如調(diào)制解調(diào)器）。有源中介層包括系統(tǒng)的有源器件，如管理系統(tǒng)I/O的集成南橋（platform controller hub，PCH）。Foveros技術(shù)能讓設(shè)計人員更靈活地配置各種IP塊，如存儲和I/O等。

英特爾Foveros解決方案

結(jié)語

Omdia預(yù)測，在較長時間內(nèi)，基于芯粒技術(shù)的芯片營收會持續(xù)增長，至2035年達570億美元。特別是隨著人工智能、物聯(lián)網(wǎng)等新興應(yīng)用的不斷發(fā)展，對于功耗和成本的要求也會越來越高，這些應(yīng)用必將推動新的技術(shù)的發(fā)展，相信芯粒就是其中之一。芯粒可能不是唯一一個能夠幫助延續(xù)摩爾定律的技術(shù)，但它的確是一個創(chuàng)新的技術(shù)，可以幫助推進新的封裝技術(shù)、新的半導(dǎo)體材料的發(fā)展。眾多的開發(fā)者和研究者會開創(chuàng)一個競爭的格局，有了競爭才會有進步，相信芯粒在承載眾多期望下，也會不負眾望。