最近，我正在研究可用于為 FPGA 供電的不同參考設(shè)計(jì)和資源。我發(fā)現(xiàn)一種設(shè)計(jì)是為了易于使用而創(chuàng)建的，使用集成電感器模塊，一種是使用分立元件而具有成本效益的設(shè)計(jì)，另一種是使用 PMBus 設(shè)備制成的設(shè)計(jì)，為工程師提供了最大的靈活性來(lái)控制和監(jiān)控每個(gè)軌道。盡管所有這些設(shè)計(jì)各不相同，但一個(gè)共同點(diǎn)是電源管理解決方案占用了相當(dāng)大的電路板空間，其中包括穩(wěn)壓器、LDO、復(fù)位 IC、定序器、功率級(jí)等。

今天，我將討論每位工程師在為您的 FPGA 供電時(shí)所面臨的挑戰(zhàn)：隨著 負(fù)載數(shù)量的增加，電源解決方案的占位面積會(huì)不斷增加。

有幾種創(chuàng)新和創(chuàng)造性的方法可以減少電源解決方案的占用空間，但是，現(xiàn)在我將專(zhuān)注于集成的力量 ——即具有集成功能的多輸出穩(wěn)壓器。另一種減少占地面積的戰(zhàn)術(shù)方法是盡可能使用負(fù)載開(kāi)關(guān)，以最大限度地降低成本和尺寸。

在為包含 FPGA 的解決方案供電時(shí)，您需要多個(gè)具有不同負(fù)載的輸出電壓軌。其中相當(dāng)多的電源軌需要根據(jù)系統(tǒng)要求和 FPGA 需求按順序(按順序)加電和斷電。為這種電源解決方案減少電路板空間的一種簡(jiǎn)單方法是使用高度集成的設(shè)備，例如電源管理集成電路 (PMIC)。

PMIC 的復(fù)雜程度各不相同，從多輸出穩(wěn)壓器(雙路、三路等)到電源良好、啟用、軟啟動(dòng)、電壓監(jiān)控、LDO、OCP、OVP 等功能的集成?？梢詫?shí)現(xiàn)集成使能 和電源良好 引腳的有效級(jí)聯(lián)，以實(shí)現(xiàn)類(lèi)似于下圖所示的序列，而無(wú)需外部定序器。雖然，如果需要高度復(fù)雜性，建議使用外部定序器。

使用外部定序器 UCD90120A 通過(guò) Digital Fusion GUI 對(duì) FPGA 進(jìn)行電源排序。

UCD90120A 是一款 12 軌 PMBus/I2C 可尋址電源排序器和監(jiān)視器。該器件集成了一個(gè)12位ADC， 此ADC可監(jiān)視多達(dá) 12個(gè)電源電壓輸入。 26個(gè)GPIO引腳可被用于電源啟用，加電復(fù)位信號(hào)，外部中斷，級(jí)聯(lián)，或者其它系統(tǒng)功能。這些引腳中的12個(gè)引腳提供PWM功能。憑借這些引腳，UCD90120A 支持裕度調(diào)節(jié)以及通用 PWM 功能。

運(yùn)用引腳選擇電壓軌狀態(tài)功能可實(shí)現(xiàn)特定的電源狀態(tài)。該功能允許使用多達(dá)3個(gè)GPI來(lái)啟用和停用任意電壓軌。對(duì)于執(zhí)行系統(tǒng)低功耗模式及用于硬件設(shè)備的高級(jí)配置和電源接口 (ACPI) 規(guī)范而言，這一點(diǎn)是很有用處的。

這個(gè)TI的 融合數(shù)字電源?設(shè)計(jì)人員軟件用于器件配置。這款基于PC的圖形用戶(hù)界面 (GUI) 提供了一種用于配置，存儲(chǔ)和監(jiān)視所有系統(tǒng)操作參數(shù)的直觀界面。

特性

· 可對(duì)12個(gè)電壓軌進(jìn)行監(jiān)視及排序

o 所有電壓軌每400μs進(jìn)行一次采樣

o 具有2.5V，0.5% 內(nèi)部 VREF 的12位 ADC

o 排序基于時(shí)間，電壓軌及引腳相關(guān)性

o 每個(gè)監(jiān)控器具有 4 個(gè)可編程欠壓和過(guò)壓閾值

· 每個(gè)監(jiān)視器可提供非易失性誤差及峰值日志記錄 (多達(dá)12個(gè)故障詳細(xì)表目)

· 針對(duì)10個(gè)電壓軌的閉環(huán)裕度調(diào)節(jié)能力

o 裕度輸出可調(diào)節(jié)軌電壓以匹配用戶(hù)定義的裕度閾值

· 可編程的看門(mén)狗計(jì)時(shí)器和系統(tǒng)復(fù)位

· 靈活的數(shù)字 I/O 配置

· 引腳選擇電壓軌狀態(tài)

· 多相位 PWM 時(shí)鐘發(fā)生器

o 時(shí)鐘頻率為 15.259kHz 至

125MHz

o 能夠?yàn)橥介_(kāi)關(guān)模式電源配置獨(dú)立的時(shí)鐘輸出

· JTAG和I2C/SMBus/PMBus?接口

盡管 PMIC 非常適合在空間受限的應(yīng)用中為 FPGA 供電，但使用 PMIC 的一個(gè)缺點(diǎn)是您有一個(gè)集中式 PMIC，其跟蹤運(yùn)行到每個(gè)負(fù)載，這可能會(huì)拾取噪聲和抖動(dòng)。通過(guò)遵循本應(yīng)用筆記中提供的布局注意事項(xiàng)、有效使用噪聲過(guò)濾電路或適當(dāng)使用低噪聲/高 PSRR LDO，可以最大限度地減少這一缺點(diǎn)。

選擇 PMIC 為 FPGA 供電時(shí)的考慮因素

首先： 輸入/輸出電壓額定值和 PMIC 中每個(gè)電源軌的負(fù)載電流。

第二： 開(kāi)關(guān)頻率和開(kāi)關(guān)穩(wěn)壓器拓?fù)?，因?yàn)檫@會(huì)影響直流電源軌上的紋波噪聲，進(jìn)而影響 FPGA 的運(yùn)行。(如果您對(duì)此主題有更多問(wèn)題，請(qǐng)?jiān)谙旅娴脑u(píng)論中留下您的反饋，我可以在我即將發(fā)布的博客中解決這些問(wèn)題。)

其他考慮因素： PMIC 封裝的熱性能以及該 PMIC 的復(fù)雜程度。PMIC 的復(fù)雜程度有助于消除對(duì)復(fù)位 IC、定序器、LDO 等外部組件的需求。

FPGA 的理想 PMIC 會(huì)因每個(gè)工程師的設(shè)計(jì)而異，具體取決于電源要求。此鏈接是查看不同 PMIC 的良好起點(diǎn)，這些 PMIC 可幫助減少電源解決方案的占用空間。