電磁干擾(EMI)歷來是讓PCB設計工程師們頭疼的一個問題，它威脅著電子設備的安全性、可靠性和穩(wěn)定性。因此，我們在設計PCB時，需要遵循一定的原則，使電路板的電磁干擾控制在一定的范圍內，達到設計要求和標準，提高電路的整體性能。

電磁干擾有傳導干擾和輻射干擾兩種。傳導干擾是指通過導電介質把一個電網(wǎng)絡上的信號耦合(干擾)到另一個電網(wǎng)絡。輻射干擾是指干擾源通過空間把其信號耦合(干擾)到另一個電網(wǎng)絡。在高速PCB及系統(tǒng)設計中，高頻信號線、集成電路的引腳、各類接插件等都可能成為具有天線特性的輻射干擾源，能發(fā)射電磁波并影響其他系統(tǒng)或本系統(tǒng)內其他子系統(tǒng)的正常工作。

我們是否因為 EMI 問題而避免使用多通道繼電器驅動器?這個 EMI 問題可以通過增加上升/下降時間來解決，這樣到負載的電路板走線就不會像傳輸線一樣起作用。降低輸出壓擺率將增加上升和下降時間?？梢酝ㄟ^添加電阻器 (Rin) 和電容器 (Cint) 來控制驅動器壓擺率，從而形成積分器。砰!問題解決了......這是如何做到這一點以及我們會發(fā)現(xiàn)的典型結果：

圖 1：示意圖

第 1 步：根據(jù)驅動器的工作點估算電容電流

驅動器輸入電壓 (Vop) 和輸入電流 (Iop) 在輸出壓擺時間內幾乎保持不變。對于輸入電阻 (Rin) 的實際值，驅動器輸入電流 (Iop) 將遠小于電阻電流 (Iin)。因此，電容器電流 (Ic) 可以近似為與輸入電流相同。

對于EMI傳導部分，重點是充分利用旁路電容器和去耦電容器。旁路電容器(提供交流短路線)必須布置在晶片電源管腳和接地線(平面)上。去耦電容器應放置在電流需求變化較大的地方，以避免因電線阻抗(電感)而從電源和接地線上耦合干擾。當然，磁珠的合理串聯(lián)可以吸收(轉換為熱能)。電感器有時也可以用來過濾干擾，但請注意，電感本身也有頻率響應范圍，包裝也決定了其頻率響應。以上是一些基本的經(jīng)驗，對于EMI設計，你需要真正了解自己的設計，需要關注哪里，問題會是什么現(xiàn)象，什么是替代方案，需要提前整理。

第 2 步：確定正壓擺率和負壓擺率

正輸出壓擺率(輸入邏輯低電平)為 (Vop - Vin) / (Rin * Cint)，單位為 V/S。負輸出壓擺率(輸入邏輯高電平)為 (Vin - Vop) / (Rin * Cint)，單位為 V/S。除以 10 6得到 V/uS 。Iop 和 Vop 隨負載和溫度而變化。它們還可以因設備而異。由于這些差異，速率控制很好，但精度不高。

對于我們的實驗，我們使用 Rin=402 ohms，繼電器為 12V，線圈電流為 122mA，Vop = 1.7V，Iop = 90uA，Cint = [0.1nF，1nF，10nF，100nF]，VIH = 3.2V，VIL=0.1V ，結果如下：

腰帶積極的消極的

nF轉換速率轉換速率單位

沒有任何170900V/uS

0.125.933.4V/uS

13.823.71V/uS

100.3760.379V/uS

1000.0310.030V/uS

第 3 步：使用波形驗證結果

當 RIN 增加到 1k ohms 或 40pF 的寄生電容被添加到驅動器輸入節(jié)點時，正壓擺波形上會出現(xiàn) 30 至 40MHz 的振蕩。因此，Rin 和 Cint 應靠近驅動器輸入引腳以減少走線電容，Rin 應為 402 歐姆或更小。

第 4 步：確定開關損耗

可以使用線圈電流、線圈電源電壓、壓擺率和頻率(每秒的平均繼電器周期數(shù)：通常小于 1)來估計由于延長的上升和下降時間而增加的開關損耗。因此，增加的功率損耗為 P = ? * F * V 2 * I / Pslew。對于 V=12V，I=122mA，402 ohms + 10nF 使得 Pslew = 0.38V/uS，F(xiàn) = 1(開/關)周期/秒，功耗僅為 +23uW。

對于 PWM 應用(在觸點保持期間降低線圈電流)，每個通道增加的 PWM 功率損耗為 P = ? * F * V 2 * I * (1/Pslew + 1/Nslew)。對于 V=12V，I = 70mA，402 ohms + 100pF 使得 Pslew = 26V/uS，Nslew = 33V/uS，F(xiàn) = 25kHz，每通道功率為 +17mW。

所以…… 繼電器驅動器的 EMI 可以通過添加一些無源元件和小幅增加驅動器的功耗來降低。