EPAD MOSFET 亞閾值電壓操作

在閾值電壓或低于閾值電壓時，EPAD MOSFET 在稱為亞閾值區(qū)域的工作區(qū)域中表現(xiàn)出關斷特性。這是 EPAD MOSFET 傳導通道根據(jù)施加的柵極電壓快速關閉的區(qū)域。由柵電極上的柵電壓引起的溝道呈指數(shù)下降，因此導致漏極電流呈指數(shù)下降。然而，通道不會隨著柵極電壓的降低而突然關閉，而是以每十倍電流下降約 110 mV 的固定速率下降。

因此，例如，如果 EPAD MOSFET 器件的閾值電壓為 0.2V，則其漏極電流 Ids 在 Vgs = 0.2V 時為 1μA (Vds = 0.1V)。在 Vgs = 0.09V 時，Ids 降至 0.1μA。由此推斷，在 Vgs = -0.02V 時，漏極電流為 0.01 μA(或 10 nA);Vgs = –0.13V 時為 1 nA;等等。

顯示了 MOSFET 陣列系列的所有成員，具有適當?shù)钠叫衼嗛撝登€，這些曲線由產(chǎn)品的不同 Vgs(th) 線性調整。是 Ids 對 Vgs 的曲線，其中 Vgs 相對于 Vgs(th) 表示。這種亞閾值曲線行為適用于 EPAD MOSFET 系列的所有成員。

在電路設計人員將漏極電流定義為“零電流”時，現(xiàn)在可以計算和估計零電流下的 Vgs 電壓。例如，如果特定設計的零電流指定為 10 nA，則該電流電平下的 Vgs 電壓大約比 Vgs(th) 低 220 mV。請注意，在這個 Vgs(th) = 0.2V 的示例中，當柵極處于零伏(接地)時，其 Ids 仍徘徊在 20 nA 左右。

通過對 EPAD MOSFET 中的 Vgs(th) 進行精確控制，現(xiàn)在可以更輕松地在亞閾值區(qū)域偏置和操作 EPAD MOSFET。當考慮到適當?shù)脑O計余量并使用適當?shù)碾娐吩O計時，器件可以在該亞閾值區(qū)域內(nèi)偏置，并在模擬模式或數(shù)字模式下運行。

在亞閾值區(qū)域運行的一些關鍵特性和注意事項包括：

* 非常低的工作電源電壓

* 非常低的信號電壓擺幅

* 涉及的工作電流水平非常低

* 超低功耗

* 輸入和輸出端的阻抗非常高，無需使用高阻值電阻

* 指數(shù) I 到 V 特性

* 獨特的跨導行為設備在這個操作區(qū)域。

低和超低電源電壓

在 5V、3.3V 或更低電壓下運行的低壓系統(tǒng)通常需要閾值或導通電壓為 1V 或更低的有源 MOSFET 器件。對于模擬設計，此閾值電壓直接影響工作信號電壓范圍。

例如，傳統(tǒng) MOSFET 的閾值電壓等于 0.7V +/- 0.3V。電路設計人員必須在設計中允許閾值電壓的最大變化，以便在信號達到信號電壓限制的下限時不會截斷信號電壓。通常會添加安全裕度以允許其他系統(tǒng)變量。

對于 1V 閾值 MOSFET 器件，所需的最小電源電壓為 1.0V 或更高。電路的有用信號范圍直接由所用 MOSFET 的閾值電壓決定和限制。這種所謂的“死區(qū)”開銷電壓情況變得至關重要，因為隨著電源電壓的降低，閾值電壓成為電源電壓的大部分。最終，信號擺幅的有用范圍完全被這個“死區(qū)”電壓耗盡，并且電路在任何有用的信號電壓擺幅下都停止工作。

一些 EPAD MOSFET 專門針對這種低電源電壓情況而設計。例如，ALD110802 的開啟閾值電壓僅為 0.2V，根據(jù)電路偏置條件，在 1 V 電源下可以接受或產(chǎn)生大于 0.8V 的信號擺幅。ALD110800 零閾值 MOSFET 可以在許多電路配置中產(chǎn)生完整的 1V 軌到軌信號擺幅，只需 1V 電源。

超低電源電壓是指低于 1V 或低于 +/- 0.5V 的電源電壓。作為應用示例，加載時輸出約 0.45V 的單面板太陽能電池可用于使用 EPAD MOSFET 構建有用的儀器級電路。0.45V 可用于單電源配置，或分成 +/- 0.225V 雙電源。在最簡單的形式中，使用 ALD110800 器件的逆變器電路只需 50mV 電源即可工作。

低功耗和“納米功耗”操作

當電源電壓降低時，給定負載電阻的功耗隨著電源電壓的平方而降低。因此，降低電源電壓的主要好處之一就是降低功耗。盡管通常降低電源電壓和功耗與降低有用的交流帶寬和增加電路中的噪聲密切相關，但設計人員可以為給定的電路應用做出必要的權衡，并相應地偏置電路以優(yōu)化許多變量.

從前面的段落中可以看出，在低電源電壓的情況下，結合適當?shù)?EPAD MOSFET 和仔細的電路設計以最佳地偏置電路的不同分支，可以設計一個電路，以便將功耗降至以前無法達到的水平。

可以使用 EPAD MOSFET 系列的不同成員設計電路，以便將每個預期電路功能的功耗降至最低?？梢詷嫿ㄒ晕⑼呱踔良{瓦模式運行的電路，并且仍然提供良好的偏置和嚴格控制的電路功能。

在功率關鍵應用中，與傳統(tǒng)電路方法相比，這種功率降低可導致功耗降低一百倍或一千倍以上。潛在的納米功率電路可能會改變許多應用中的電源要求，并在電源管理和便攜式系統(tǒng)設計方面取得突破。