隨著量子計算的出現(xiàn)，對外圍容錯邏輯控制電路的需求達到了新的高度。在傳統(tǒng)計算中，信息的單位是“1”或“0”。在量子計算機中，信息單位是一個量子比特，可以描繪為“0”、“1”或兩個值的疊加（稱為“疊加態(tài)”）。

由于其高性能和低功耗，傳統(tǒng)計算機中的控制電路都基于 CMOS（半導體）。傳統(tǒng)計算機的“1”和“0”可以使用在室溫下運行的 CMOS 芯片進行操控、存儲和輕松讀取。如今，大多數(shù)量子計算機都在低溫下運行，以確保量子比特盡可能長時間地保持一致（處于疊加態(tài)）。在量子計算機中，一致的時間通常非常短（納秒到毫秒），因此需要更多能夠執(zhí)行高速、容錯操控的控制電路。如果傳統(tǒng)的 CMOS 控制電路可以在低溫下運行，則可以滿足這一要求。

A.K. Jonscher曾在《Proceedings of the IEEE》期刊上發(fā)表過題為“低溫下的半導體”的文章，其中首次嘗試描述低溫下的半導體材料^[1]。他的兩個基本結(jié)論是：1) 由于“在這樣的極端溫度下進行大規(guī)模實驗沒有切實的技術(shù)理由”，半導體器件在當時沒有重要的低溫應(yīng)用；2) “半導體材料在低溫下的特性與我們熟悉的較高溫度下特性有顯著不同，因此可以合理地預(yù)期，通過在這個方向上持續(xù)進行研究和開發(fā)，將會出現(xiàn)更多的器件應(yīng)用”。幾年后，IBM 開始對低溫下的半導體器件操控產(chǎn)生興趣^[2-3]并得出結(jié)論：MOSFET 半導體器件在低溫下表現(xiàn)出更高的性能。低溫操控雖有優(yōu)勢，但按比例縮小冷卻裝置仍然是使用基于半導體的控制電路的障礙。

進入量子力學。1959 年，Richard Feynman 向科學界提出挑戰(zhàn)，要求在信息處理系統(tǒng)的設(shè)計中使用量子力學。他設(shè)想了涉及量子化能級和/或量子化“自旋”（量子粒子的角動量）相互作用的新信息系統(tǒng)和功能。這在1980 年代得到實現(xiàn)，當時證明了基于能量的量子力學方程可以代表通用的圖靈（計算）機^[4]。1994 年的研究表明，（“在多項式時間內(nèi)”）量子計算機可以比傳統(tǒng)計算機更快地分解整數(shù)^[5]。這一發(fā)現(xiàn)激發(fā)了人們對構(gòu)建量子計算系統(tǒng)的持續(xù)興趣，直到今天在眾多商業(yè)、研究和學術(shù)組織中還持續(xù)存在。

即使人們對構(gòu)建量子計算機有濃厚的興趣，但事實是，這種計算機的成功運行目前仍然需要低溫環(huán)境，量子邏輯控制電路也需要在低溫下工作才能高效運轉(zhuǎn)。因此，我們看到人們對基于 CMOS 的電路的低溫性能重新產(chǎn)生了興趣。

量子計算機不需要最先進的 CMOS 電路，但 CMOS 器件在低溫和室溫下的運行方式不同。最近研究人員分別在室溫和 4.2 開爾文溫度下，在 40nm 和 160nm 為主體的 CMOS 器件上測量了 CMOS 晶體管性能（以及相關(guān)的電流-電壓特性）（如圖1所示）。由于在這些溫度下硅中的遷移率提升，低溫下的驅(qū)動電流也將增加。不幸的是，基底凍結(jié)等其他因素會限制在這些低溫下驅(qū)動電流的增加。

圖1: 在 160nm（上）和 40nm（下）CMOS 中制造的nMOS晶體管測量電流-電壓特性。點狀曲線顯示室溫操控，實線顯示液氦操控，短劃虛線顯示擬合實驗數(shù)據(jù)的 Spice 兼容模型^[6]

量子計算機的控制電路目前在室溫下運行。如前所述，由于在較高溫度下讀取量子比特的“狀態(tài)”很敏感，這可能成為一個問題。在與量子計算機一樣的低溫冷凍柜中，在低溫或接近低溫的情況下運行 CMOS 電路，可以部分緩解這一挑戰(zhàn)。這種集成可以減少延遲并提高整體系統(tǒng)的可擴展性。盡管存在一些二階問題，但低溫下的 CMOS 晶體管可以執(zhí)行與量子計算機一起工作所需的各種功能。這些功能包括以 I/V 轉(zhuǎn)換器、低通濾波器以及模擬信號/數(shù)字信號間的相互轉(zhuǎn)換等的執(zhí)的能力（如圖2所示）。

圖2: 以虛線圓圈為中心的硅自旋量子比特、控制和讀出信號（M、P、R、T 和 Q），以及量子點接觸和配套電路的簡化示意圖。電壓源極在室溫下作為數(shù)模轉(zhuǎn)換器^[6]

為了實現(xiàn)容錯量子計算機系統(tǒng)的預(yù)期性能，需要可以在極低溫下運行的新一代深亞微米 CMOS 電路^[6]。通過將這一想法推演為其合乎邏輯的結(jié)果，最終得到一個量子集成電路 (QIC)，其中量子比特陣列與讀取量子比特狀態(tài)所需的 CMOS 電子器件集成在同一芯片上。這種集成顯然是實現(xiàn)可擴展、可靠性和高性能兼?zhèn)涞牧孔佑嬎愕淖罱K目標。

在未來的應(yīng)用中，與量子比特之間的光通信可能也是必要的。在這種情況下，集成 CMOS電路還需要包括微米和納米光學結(jié)構(gòu)，例如光導和干涉儀。這些類型的光學功能已在室溫 CMOS 器件上成功實現(xiàn)，在未來的量子計算應(yīng)用中可能也需要在低溫下實現(xiàn)同等級別的光通信功能。

參考資料

[1] K. Jonscher, “Semiconductors at Cryogenic Temperatures”, Proceedings of the IEEE, 1964.

[2] W. Keyes, et al., “The Role of Low Temperatures in the Operation of Logic Circuitry,” Proc. IEEE, vol. 58, pp. 1914-1932, 1970.

[3] H. Gaensslen, et al., “Very Small MOSFET’s for Low Temperature operation,” IEEE Trans. Electron Devices, vol. ED-24, pp. 218-229, 1877.

[4] Benioff, “The Computer as a Physical System: A Microscopic Quantum Mechanical Hamiltonian Model of Computers as Represented by Turing Machines,” J. Stat. Phys., vol. 22, no. 5, pp. 563-591, 1980.

[5] Shor, “Algorithms for Quantum Computations: Discrete Log and Factoring,” Proc. 35th Annu. Symp. Found. Comput. Sci., Los Alamitos, CA, 1994, pp. 124-134.

[6] Charbon, et al., “Cryo-CMOS for Quantum Computing,” 2016 IEDM, pp. 343-346.

Published with permission of Lam Research®Copyright 2022