為衛(wèi)星有效載荷設計電源管理系統(tǒng)變得越來越具有挑戰(zhàn)性，因為空間合格的現(xiàn)場可編程門陣列 (FPGA) 的可用性越來越高，并且它們的處理能力相應提高。這些處理能力是以犧牲 FPGA 所需的多個電源軌和具有非常嚴格的電壓調節(jié)要求的大電流、低電壓內核軌為代價的。這些要求使得以前的電源管理設計不太實用，因為它們不能滿足衛(wèi)星對尺寸、重量和輻射性能的所有要求。

我們提出了一種負載點電源系統(tǒng)架構，該架構強調了輻射硬度性能的相關性，尤其是單粒子效應在滿足當前 FPGA 電壓調節(jié)要求方面的重要性。

航天器 EPS 概述

航天器電力系統(tǒng) (EPS) 涵蓋發(fā)電、儲能、配電和調節(jié)以及控制的所有方面。EPS分為初級和次級兩個子系統(tǒng);兩者的最佳組合有助于有效操作。

二次電源子系統(tǒng)設計過程的一部分是選擇合適的負載點 (POL) 轉換器，其中可以包括開關 DC/DC 穩(wěn)壓器和低壓差穩(wěn)壓器。開關穩(wěn)壓器是本文的重點，因為其更高的效率使其成為低壓、大電流 FPGA 電源內核軌的熱門選擇。

舊的太空級 FPGA 的制造過程使用更大的結構幾何形狀，專注于單事件翻轉 (SEU) 緩解，并采用寄存器三重復制和雙互鎖存儲存儲器單元等強化方法。此過程的一個優(yōu)點是較大的寄生布線電容本質上過濾了輻射環(huán)境中固有的單事件瞬變 (SET)。最新一代的 FPGA 具有更高的邏輯密度和更小的互連。因此，由于空間中離子的電荷量影響敏感節(jié)點的可能性增加，SET 可能成為主要的單事件效應 (SEE)。

在現(xiàn)代衛(wèi)星中，二次配電單元必須準確無波動地提供各種低電壓，即使在劇烈負載變化的情況下也是如此。

這些模塊使用 3.3V 或 5V 配電電源軌來生成本地所需的電源電壓。這些本地電壓由模塊內的緊湊且高效的 DC/DC 轉換器產(chǎn)生。電源電壓和電流負載的多樣性，以及更高的功率效率要求，產(chǎn)生了一個新的設計問題，使得舊的、成熟的設計方法變得不那么實用，設計目標更難以實現(xiàn)。

此外，如圖 2 所示，縮小工藝節(jié)點導致內核電壓降至 1.0 V 以下，需要 DC/DC 轉換器優(yōu)化低壓調節(jié)性能。這種優(yōu)化性能的示例包括響應工藝節(jié)點進步的低電壓和高精度內部基準、可調節(jié)斜率補償以更好地為高性能應用定制 DC/DC 轉換器以及并聯(lián)轉換器以提供更大量的電流以獲得更大的系統(tǒng)靈活性和重用性。

同時，隨著衛(wèi)星系統(tǒng)的日益復雜，例如使用多個 FPGA 的相控陣系統(tǒng)的地球觀測計劃，選擇具有現(xiàn)代金屬氧化物半導體場效應晶體管技術的 DC/DC 轉換器可提供更高的系統(tǒng)效率。更高的系統(tǒng)效率使設計人員能夠縮小太陽能電池陣列和電池的重量，并實現(xiàn)最重要的衛(wèi)星設計目標之一。

FPGA 技術中工藝節(jié)點的進步，以及處理能力的提高，轉化為更嚴格的電壓調節(jié)要求。

隨著工藝節(jié)點的發(fā)展，不同 FPGA 的調節(jié)容差也發(fā)生了變化。這種演變極大地降低了裕度并增加了 SET 對 POL 開關穩(wěn)壓器的影響。嚴格調節(jié)內核電壓將確保功能正常，并且將電源放置在靠近新 FPGA 的位置現(xiàn)在更加重要，以確保由寄生阻抗引起的足夠的電壓偏移。

現(xiàn)在可以將 POL 轉換器設計為精確地滿足重新用作不同有效載荷模塊的標準電源接口的要求。盡管這種標準電源接口可以顯著降低成本和設計時間，但它更具挑戰(zhàn)性，因為設計人員在設計過程中必須考慮 POL 轉換器的不同配置(不同的輸入和輸出電壓，不同的輸出電流)。該過程包括更改功率級組件和補償網(wǎng)絡。

因此，選擇涵蓋所需輸入和輸出電壓范圍的 POL 轉換器非常重要，該轉換器還可以為負載提供足夠的輸出電流。