www.久久久久|狼友网站av天堂|精品国产无码a片|一级av色欲av|91在线播放视频|亚洲无码主播在线|国产精品草久在线|明星AV网站在线|污污内射久久一区|婷婷综合视频网站

當前位置:首頁 > 電源 > 電源電路
[導讀]在這篇文章中,我將研究使用 LVDS 接收器作為高速比較器,這在晶體振蕩器的輸出不是最佳的應用中或在出廠設置中的光電檢測器電路中非常有用。

在這篇文章中,我將研究使用 LVDS 接收器作為高速比較器,這在晶體振蕩器的輸出不是最佳的應用中或在出廠設置中的光電檢測器電路中非常有用。

LVDS(Low Voltage Differential Signaling)是一種低振幅差分信號技術。它使用幅度非常低的信號(約350mV)通過一對差分PCB走線或平衡電纜傳輸數(shù)據(jù)。它能以高達數(shù)千Mbps的速度傳送串行數(shù)據(jù)。由于電壓信號幅度較低,而且采用恒流源模式驅(qū)動,故只產(chǎn)生極低的噪聲,消耗非常小的功率,甚至不論頻率高低功耗都幾乎不變。此外,由于LVDS以差分方式傳送數(shù)據(jù),所以不易受共模噪音影響。

在需要將時鐘分布在背板、電纜組件甚至復雜或大型主板上的應用中,時鐘邊沿會受到介質(zhì)退化效應的影響。這些效應的產(chǎn)物可能是一個看起來更像正弦波而不是方波的時鐘。在這一點上,受損的時鐘可能無法用于終端設備,這意味著即將舉行額外的內(nèi)部設計團隊會議和董事會旋轉。

解決此問題的一個簡單解決方法是將 LVDS 接收器配置為高速比較器,方法是在其中一個輸入上放置靜態(tài)共模電壓,并將受損信號驅(qū)動到相反的輸入。此 LVDS 實施的產(chǎn)品是一個完全擺動的清理時鐘,現(xiàn)在可以分配給終端設備。圖 1 描述了 LVDS 電路設計,而圖 2 顯示了SN65LVDS4在 50 MHz 時的輸出。B 輸入連接到靜態(tài) 50 mV,A 輸入在 0 到 100 mV 之間擺動。


連接起來:高速 LVDS 比較器

圖 1:使用 LVDS 接收器改善振蕩器邊沿


連接起來:高速 LVDS 比較器

圖2:50 MHz 時的SN65LVDS4輸出

●說明: SN65LVDS4 是一款單通道、低電壓差分線路接收器,采用小型 UQFN 封裝。

●特性:

■旨在實現(xiàn)高信號傳輸速率:

▲500Mbps 接收器(1)線路的信號傳輸速率是指每秒鐘的電壓轉換次數(shù),單位為 bps (每秒比特數(shù))

■由 1.8V 或 2.5V 內(nèi)核電源供電

■采用 1.5mm × 2mm UQFN 封裝

■總線引腳靜電放電(ESD)保護等級超過 2kV (HBM)

■低電壓差分信令,可向一個 100 ? 負載提供 350V 的典型輸出電壓

■傳播延遲時間

▲典型值為 2.1ns (接收器)

■ 250MHz 頻率下的功耗

▲典型值為 40mW

■需要從外部提供故障安全保護

■差分輸入電壓閾值< 50mV

■可基于外部 VDD 引腳提供輸出電壓邏輯電平( 3.3V LVTTL 、 2.5V LVCMOS 和 1.8V LVCMOS ),無需外部電平轉換

LVDS 接收器可用作高速比較器的另一個應用是紅外光光電檢測器電路。光電二極管是反向偏置的,通過二極管的漏電流根據(jù)二極管上是否存在光 (I L ) 或不存在光 (I D ) 而有所不同。圖 3 顯示了這種 LVDS 電路設計的示例。


連接起來:高速 LVDS 比較器

圖 3:使用 LVDS 接收器的光電檢測器電路設計

對于此示例,假設 I L為 30 μA,I D為 5 nA。如果 R 3值為 100 kΩ,您可以使用始終忠實的歐姆定律計算高電平和低電平電壓分別為 3 V 和 500 mV。接收器 B 輸入端的參考電壓為 V CC /2。當光線被遮擋時,您將處于黑暗(ID)的情況,并且低電平將從SN65LVDS4接收器的 R 引腳輸出。沒有擋光時,有亮(I L )的情況, SN65LVDS4會注冊出高電平接收器的 R 引腳。像這樣的電路在工廠環(huán)境中可能很有用,其中罐頭或瓶子在裝瓶廠中通過傳感器飛行,并且需要一個簡單的計數(shù)器來測量生產(chǎn)率。


聲明:該篇文章為本站原創(chuàng),未經(jīng)授權不予轉載,侵權必究。
換一批
延伸閱讀

本文中,小編將對基于FPGA的內(nèi)部LVDS接收器設計予以介紹,如果你想對本文的詳細情況有所認識,或者想要增進對該設計的了解程度,不妨請看以下內(nèi)容哦。

關鍵字: FPGA LVDS 接收器

如我們所知,隔離的應用范圍很廣:保護操作人員和低壓電路免受高壓影響,提高對噪聲的魯棒性,以及處理通信子系統(tǒng)之間的接地電位差。

關鍵字: LVDS 隔離器件

本文中,小編將對兩種類型的DAC以及DAC數(shù)字輸出選擇予以介紹。

關鍵字: DAC R-2R梯形電阻DAC LVDS

(文章來源:電子元件技術網(wǎng)) 美國國家公路交通安全管理局 (NHTSA) 擬定了新的汽車安全條例,要求在 2014 年所有汽車都將后置視頻攝像頭及顯示屏作為標準配置。倒車事故每年都會造成

關鍵字: 安全系統(tǒng) 高速視頻 線纜 LVDS

美國國家公路交通安全管理局 (NHTSA) 擬定了新的汽車安全條例,要求在 2014 年所有汽車都將后置視頻攝像頭及顯示屏作為標準配置。倒車事故每年都會造成數(shù)百人死亡和數(shù)千人受傷,該條例旨在減少

關鍵字: 安全系統(tǒng) 高速視頻 線纜 LVDS

摘要:超高速ADC通常采用LVDS電平傳輸數(shù)據(jù),高采樣率使輸出數(shù)據(jù)速率很高,達到百兆至吉赫茲量級,如何正確接收高速LVDS數(shù)據(jù)成為一個難點。本文以ADS42LB69芯片的數(shù)據(jù)接收為例,從信號傳輸和數(shù)據(jù)解碼兩方面,詳述了實

關鍵字: ADC LVDS 超高速 數(shù)據(jù)接收

凌力爾特公司 (Linear Technology Corporation) 推出高速 LVDS 輸出比較器 LTC6754,該器件能夠以高達 890Mbps 的速率切換。這款速度極快的比較器工作時傳輸延遲為 1.8ns...

關鍵字: Linear LTC LVDS 比較器

概述美國國家半導體嵌入式時鐘LVDS SerDes FPD-Link II系列具有強大的功能,超過了前幾代FPD-Link SerDes在顯示應用上的信號質(zhì)量。 FPD-Link芯片組將寬并行RGB總線串行化為

關鍵字: LINK SERDES PD LVDS

現(xiàn)場可編程門陣列(FPGA)與模數(shù)轉換器(ADC)輸出的接口是一項常見的工程設計挑戰(zhàn)。本文簡要介紹各種接口協(xié)議和標準,并提供有關在高速數(shù)據(jù)轉換器實現(xiàn)方案中使用LVDS的應用訣竅和技巧。接口方式和標準現(xiàn)場可編程門陣列

關鍵字: FPGA ADC LVDS 接口
關閉