什么是光刻機(jī)?光刻機(jī)為什么如此重要?只有理解了這一點(diǎn)，才能更好地理解我國(guó)芯片產(chǎn)業(yè)的現(xiàn)狀。需要說明的是，本文不是科普文，所以主要會(huì)從市場(chǎng)角度來描述光刻機(jī)。

在芯片的所有制造成本中，光刻機(jī)占了35%，光刻機(jī)同時(shí)也是制造芯片的核心設(shè)備。缺少了光刻機(jī)的支持，芯片的產(chǎn)量將會(huì)出現(xiàn)斷崖式的下跌，全球的電子工業(yè)乃至互聯(lián)網(wǎng)產(chǎn)業(yè)都將遭遇毀滅性的打擊。

目前，市場(chǎng)上的光刻機(jī)主要分為EUV光刻機(jī)和DUV光刻機(jī)，隨著時(shí)代的發(fā)展，EUV光刻機(jī)成為了光刻機(jī)的主流產(chǎn)品。EUV光刻機(jī)主要用于制作電腦、手機(jī)等產(chǎn)品的高端芯片?，F(xiàn)今，工藝在5nm以下的芯片制成工藝必須借助EUV光刻機(jī)完成。

很多朋友都知道我國(guó)是一個(gè)芯片需求大國(guó)，近兩年來在全球“缺芯危機(jī)”的大環(huán)境之下，我國(guó)的芯片自主研發(fā)和生產(chǎn)能力得到了極大的提升，但在光刻機(jī)領(lǐng)域仍然是短板。

很多朋友都知道我國(guó)是一個(gè)芯片需求大國(guó)，近兩年來在全球“缺芯危機(jī)”的大環(huán)境之下，我國(guó)的芯片自主研發(fā)和生產(chǎn)能力得到了極大的提升，但在光刻機(jī)領(lǐng)域仍然是短板。

6月17日，臺(tái)積電高管在美國(guó)硅谷舉行的技術(shù)研討會(huì)上表示，該公司將在2024年引入荷蘭廠商阿斯麥(ASML)的最新一代EUV(極紫外光)光刻機(jī)。

臺(tái)積電研發(fā)高級(jí)副總裁米玉杰在上述研討會(huì)上表示：“展望未來，臺(tái)積電將在2024年引入高數(shù)值孔徑的極紫外(High-NA EUV)光刻機(jī)，為的是開發(fā)客戶所需相關(guān)基礎(chǔ)設(shè)施和模式解決方案，進(jìn)一步推動(dòng)創(chuàng)新?！泵子窠懿⑽凑f明這項(xiàng)設(shè)備何時(shí)將用于量產(chǎn)。不過，臺(tái)積電業(yè)務(wù)開發(fā)資深副總經(jīng)理張曉強(qiáng)隨后說明，臺(tái)積電2024年還不準(zhǔn)備運(yùn)用新的高數(shù)值孔徑EUV工具來生產(chǎn)，主要使用目的是跟伙伴進(jìn)行研究。隨著芯片工藝越來越復(fù)雜先進(jìn)，無論臺(tái)積電、三星還是英特爾都需要采用EUV光刻機(jī)。

今年早些時(shí)候，ASML對(duì)外表示，正在與其合作伙伴一起開發(fā)下一代High-NA光刻機(jī) ——Twinscan EXE:5000 系列。據(jù)了解，新High-NA光刻機(jī)具有0.55NA(High-NA )的透鏡，分辨率達(dá)8納米，將非常復(fù)雜、非常龐大且價(jià)格昂貴，更有利于3納米及以上制程的工藝制造。路透社也曾報(bào)道，ASML公司已經(jīng)獲得了 5 個(gè) High-NA 產(chǎn)品的試點(diǎn)訂單，預(yù)計(jì)將于2024年交付，并有著“超過 5 個(gè)”訂單需要從2025年開始交付的量產(chǎn)型號(hào)。

在2022年早些時(shí)候，全球光刻機(jī)巨頭ASML公布了2022年的第一季度，第二代高數(shù)值孔徑(High-NA)光刻機(jī)TWINSCAN EXE:5200獲得了首個(gè)訂單，ASML的CEO溫彼得表示稱，截至目前為止，ASML已經(jīng)收到了5個(gè)TWINSCAN EXE:5200的訂單。

據(jù)介紹，TWINSCAN EXE:5200系列光刻機(jī)主要面向的是3nm制程工藝，第二代的0.55 NAEUV光刻機(jī)會(huì)主要應(yīng)用在2工藝制造上。這也意味著ASML一直提出了摩爾定律持續(xù)化可能在不久即將實(shí)現(xiàn)，幫助2nm實(shí)現(xiàn)量產(chǎn)。

NA表示的是光學(xué)系統(tǒng)的數(shù)值孔徑，表示光線的入射角度，使用更大的NA透鏡就可以打印出更小的結(jié)構(gòu)。0.55NA可以實(shí)現(xiàn)的分辨率就是8nm。

之前對(duì)EUV技術(shù)不看好的英特爾公司現(xiàn)在積極向EUV技術(shù)靠攏，并希望能夠率先采用最新一代High-NA光刻機(jī)。英特爾高層之前對(duì)外表示，該公司會(huì)成為首發(fā)用戶，搶下了第一臺(tái)0.55NA的EUV光刻機(jī)，而且首批6臺(tái)中英特爾也占了大頭，臺(tái)積電、三星會(huì)慢一波。英特爾還表示，2025年將開始以高數(shù)值孔徑EUV進(jìn)行生產(chǎn)。

日前正在歐洲訪問的三星集團(tuán)副會(huì)長(zhǎng)、三星集團(tuán)實(shí)際控制人李在镕拜訪ASML。6月17日，韓媒體報(bào)道稱，李在镕在荷蘭訪問ASML之后，已經(jīng)確保取得額外的極紫外光(EUV)微影設(shè)備。參加臺(tái)積電上述論壇的產(chǎn)業(yè)調(diào)查機(jī)構(gòu)TechInsights半導(dǎo)體經(jīng)濟(jì)學(xué)家赫奇森(G. Dan Hutcheson)說：“臺(tái)積電2024年擁有這種設(shè)備的重要性，在于他們更快速接觸到最先進(jìn)技術(shù)?！焙掌嫔赋觯珽UV技術(shù)已成為走在尖端的關(guān)鍵，高數(shù)值孔徑EUV則是推進(jìn)半導(dǎo)體技術(shù)的下一個(gè)重大創(chuàng)新。臺(tái)積電北美技術(shù)論壇連續(xù)兩年以線上方式舉行，今年于美國(guó)加州圣塔克拉拉市恢復(fù)舉辦實(shí)體論壇。臺(tái)積電在論壇上首度推出采用納米片電晶體的新一代先進(jìn)2納米(N2)制程技術(shù)，以及支援N3與N3E制程的獨(dú)特TSMC FINFLEX技術(shù)，將成為全球第1家率先提供2納米制程代工服務(wù)的晶圓廠。

目前，最先進(jìn)的芯片是 4/5 納米級(jí)工藝，下半年三星和臺(tái)積電還能量產(chǎn) 3nm 技術(shù)，而對(duì)于使用 ASML EUV 光刻技術(shù)的 Twinscan NXE:3400C 及類似系統(tǒng)來說，它們大都具有 0.33 NA(數(shù)值孔徑)的光學(xué)器件，可提供 13 nm 分辨率。

目前來看，這種分辨率尺寸對(duì)于 7 nm / 6 nm 節(jié)點(diǎn) (36 nm ~ 38 nm) 和 5nm (30 nm ~ 32 nm) 的單模已經(jīng)足夠用了，但隨著間距低于 30 nm(超過 5 nm 級(jí)的節(jié)點(diǎn))到來，13 nm 分辨率可能需要雙重曝光技術(shù)，這是未來幾年內(nèi)的主流方法。

對(duì)于后 3nm 時(shí)代，ASML 及其合作伙伴正在開發(fā)一種全新的 EUV 光刻機(jī) ——Twinscan EXE:5000 系列，該系列機(jī)器將具有 0.55 NA(高 NA)的透鏡，分辨率達(dá) 8nm，從而在 3 nm 及以上節(jié)點(diǎn)中盡可能的避免雙重或是多重曝光。

IT之家了解到，目前三星和臺(tái)積電的技術(shù)均可采用單次曝光的 EUV 技術(shù)(NXE 3400C)，但是當(dāng)節(jié)點(diǎn)工藝推進(jìn)到 5nm 處時(shí)，則需要引入雙重曝光技術(shù)。對(duì)于各大晶圓代工廠來說，其主要的目標(biāo)就是盡可能的避免雙重或是多重曝光。

當(dāng)然，我們現(xiàn)階段 193nm 浸入式的 DUV 通過多重曝光也能夠?qū)崿F(xiàn) 7nm 工藝，這同樣也是臺(tái)積電早期 7nm 所用的技術(shù)，但是這種技術(shù)更顯復(fù)雜，對(duì)良率、設(shè)備、成本等都提出了很大的挑戰(zhàn)，這同樣也是現(xiàn)行的 EUV 技術(shù)對(duì)比 DUV 的最大優(yōu)點(diǎn)。

自 2011 年開始，在芯片的制備中開始采用 22nm 和 16nm / 14nm 的 FinFET 晶體管結(jié)構(gòu)。該結(jié)構(gòu)優(yōu)點(diǎn)是速度快、能耗低，但缺點(diǎn)也很明顯：制造困難成本過高。也正是因?yàn)榇?，?duì)節(jié)點(diǎn)工藝的提升從以前的 18 個(gè)月延長(zhǎng)到了 2.5 年或更長(zhǎng)的時(shí)間。對(duì)于更微小的晶體管結(jié)構(gòu)，光刻中光罩(掩膜)上的納米線程結(jié)構(gòu)也變得密集化，這逐漸超越了同等光源條件下的分辨率，從而導(dǎo)致晶圓上光刻得到的結(jié)構(gòu)模糊。因此，芯片制造商開始轉(zhuǎn)向多重曝光技術(shù)，將原始的掩膜上的微結(jié)構(gòu)間距放寬，采用兩個(gè)或多個(gè)掩膜分布進(jìn)行曝光，最終將整套晶體管刻蝕到晶圓上。

在北美技術(shù)論壇上公布了新的制程路線圖，定于2025年量產(chǎn)2nm工藝，其采用Nanosheet(納米片電晶體)的微觀結(jié)構(gòu)，取代FinFET。

期間，臺(tái)積電甚至規(guī)劃了5種3nm制程，包括N3、N3E、N3P、N3S和N3X……

臺(tái)積電還雄心勃勃地提出，要在2025年前將成熟和專業(yè)化制程的產(chǎn)能提高50%，包括興建更多的晶圓廠。

顯然，作為產(chǎn)能提升以及興建晶圓廠的關(guān)鍵核心設(shè)備，EUV光刻機(jī)少不了要采購一大批。