本文我將介紹具有模擬輸出的增量正弦/余弦 (sin/cos) 編碼器，并概述電磁兼容性 EMC 兼容接口的設(shè)計。

Sin/cos 旋轉(zhuǎn)或線性編碼器可實現(xiàn)高分辨率位置測量。高分辨率位置被編碼為兩個 90 °相移正弦差分信號 A+、A- 和 B+、B-，其中一圈機械旋轉(zhuǎn)的正弦周期數(shù)等于 sin/cos 編碼器的線數(shù)。另一個差分模擬輸出是參考標(biāo)記信號 R+ 和 R-，它允許進行絕對角度位置檢測。圖1顯示了輸出信號A、B和R，其中A、B和R分別代表A+減A-、B+減B-和R+減R-的差分信號。

 

圖1 ：正弦/余弦編碼器的輸出電壓信號 A、B 和標(biāo)記 R，每轉(zhuǎn) N 線數(shù)

讓我們仔細看看正弦/余弦編碼器輸出信號的典型電氣規(guī)格，因為它們是接口設(shè)計模擬組件規(guī)格的重要標(biāo)準(zhǔn)。

差分輸出信號幅度為 11μA-pp，或更常見的 1V-pp，典型值為 2.5V DC 偏移。

sin/cos 編碼器的差分輸出信號 A 和 B 的頻率取決于編碼器的線數(shù)以及機械速度，如公式 1 中所述：

 

其中 N 是 sin/cos 編碼器的線數(shù)，v 是機械速度，以每分鐘轉(zhuǎn)數(shù)為單位。表 1 列出了 1Vpp 正弦/余弦編碼器的典型示例。

 

表1 ：編碼器輸出信號 A、B 示例

現(xiàn)在讓我們看看如何從這些輸出信號中解碼角度位置，因為這對于接口設(shè)計的系統(tǒng)架構(gòu)很重要

檢索正弦/余弦編碼器角度的典型方法使用單獨的硬件塊進行增量計數(shù)（粗角）和內(nèi)插增量相位（使用反正切法的細角），如圖 2 所示。

 

兩個比較器，一個用于正弦，一個用于余弦，生成數(shù)字正交編碼信號 A 和 B，它們驅(qū)動一個方向性向上和向下計數(shù)器，通常稱為正交編碼脈沖計數(shù)器。雙采樣模數(shù)轉(zhuǎn)換器 (ADC) 的模擬帶寬需要至少等于最大正弦/余弦頻率。

重要的是正弦信號 A 和 B 以及增量計數(shù) incr 同時采樣和鎖存。

實際上，數(shù)字化信號 A TTL和 B TTL與模擬信號相比具有相移。這種相移通常是由于比較器的滯后和傳播延遲以及非理想采樣同步造成的。這意味著在每次轉(zhuǎn)換到下一個象限時，增量計數(shù)器可能不會因為相位滯后而立即更新。請參見圖 3 中的第一象限。

 

圖3：由于相位滯后，A TTL與模擬信號 A 的相移

由于增量行數(shù)的兩個最低有效位 LSB 之間存在冗余，代表四個象限和模擬相位，我們可以應(yīng)用表 2 中概述的校正方法，只要相移（參見圖圖 3) 仍然小于 ±90°。

由于僅使用相位信息來識別象限，因此只有兩個例外需要考慮，即相位與增量計數(shù)不匹配。這些異常發(fā)生在從象限 4 過渡到象限 1 或從象限 1 過渡到象限 4 的過程中，具體取決于旋轉(zhuǎn)方向。

 

表2 ：校正方法

等式 2 計算總高分辨率角度位置F TOTAL：

 

其中 N 是 sin/cos 編碼器的線數(shù)（每轉(zhuǎn)的信號周期數(shù)），incr 是實際增量計數(shù)，j A,B是使用反正切方法計算的信號 A 和 B 的實際相位。

理想的內(nèi)插角度分辨率是正弦/余弦編碼器的線數(shù) N 和雙 ADC 分辨率的函數(shù)。等式 3 計算等效插值角分辨率為：

 

對于具有 1,024 行數(shù)的 sin/cos 編碼器，使用雙 12 位雙 ADC 時分辨率為 22 位，使用 16 位雙 ADC 時分辨率為 26 位。位置控制通常不需要如此高的分辨率，而是需要精確的速度控制，尤其是在較低的機械速度下。

具有正弦/余弦位置編碼器接口的關(guān)鍵模擬組件是雙 ADC。它可能是外部的或嵌入到主機處理器中。

圖 4 顯示了帶有高分辨率位置插值的正弦/余弦編碼器的 TI Designs 接口參考設(shè)計(TIDA-00176) 的系統(tǒng)框圖。主要構(gòu)建塊是：

· 具有兩種靈活性選項的模擬信號鏈：

· 帶 SPI 接口的 16 位高分辨率全差分路徑到微控制器 (MCU)。

· 用于 MCU 嵌入式 ADC 的具有單端模擬輸出的模擬路徑。

· 高速比較器模塊。

· 能源管理。

· C2000? Piccolo? MCU 上用于數(shù)字信號處理的示例固件，如圖 2 中的藍色框所示。

 

圖 4：帶有 Piccolo F28069M MCU LaunchPad? 開發(fā)套件的 TIDA-00176 系統(tǒng)框圖

第一個構(gòu)建塊是具有 120-Ω 終端和 EMC 保護的雙模擬信號路徑，用于連接正弦/余弦編碼器的差分信號：A+、A-、B+、B-、R+ 和 R-。

具有高共模噪聲抑制的高性能、全差分信號路徑利用了THS4531全差分放大器和ADS8353 16 位雙逐次逼近寄存器 (SAR) ADC，具有與主機處理器的 SPI 接口。

單端模擬信號路徑使用OPA2365，它將差分模擬輸入轉(zhuǎn)換為 0 至 3.3V 的單端模擬信號 A 和 B，以驅(qū)動嵌入式雙采樣和保持 (S/H) ADC，如嵌入式 C2000 Piccolo單片機。

第二個構(gòu)建模塊是比較器模塊，它將模擬信號 A、B 和 R 轉(zhuǎn)換為具有 3.3V TTL I/O 的數(shù)字信號，以連接到正交編碼器脈沖模塊，如增強型正交編碼器脈沖 (eQEP) 模塊Piccolo MCU。TLV3202高速、低傳播延遲比較器配置了遲滯，以實現(xiàn)更好的抗噪性。

第三個構(gòu)建模塊是寬輸入范圍的 24V 電源，利用TPS54040A高效 DC/DC 轉(zhuǎn)換器實現(xiàn)中間 6V 電源軌，并利用 LDO 實現(xiàn)負載點。LDO 為信號鏈提供必要的電壓，并為 sin/cos 編碼器提供 5.25V 電源電壓。

原理圖和布局已根據(jù) IEC618000-3 進行 EMC 抗擾度設(shè)計和測試，IEC618000-3 規(guī)定了可調(diào)速電力驅(qū)動系統(tǒng)的 EMC 抗擾度要求。 

 

表 3：IEC618000-3 EMC 抗擾度要求和 TIDA-00176 測試結(jié)果