ADI ADIN2111以太網(wǎng)交換機將是下述內(nèi)容的主要介紹對象，通過這篇文章，小編希望大家可以對它的相關(guān)情況以及信息有所認識和了解，詳細內(nèi)容如下。

ADIN2111是一款低功耗、低復(fù)雜度、雙以太網(wǎng)端口交換機，它集成了10BASE-T1L PHY和一個串行外設(shè)接口(SPI)端口。該器件使用低功率受限節(jié)點，面向工業(yè)以太網(wǎng)應(yīng)用且符合IEEE® 802.3cg-2019?以太網(wǎng)標(biāo)準(zhǔn)，適用于長距離10 Mbps單對以太網(wǎng)(SPE)。該交換機(直通或存儲并轉(zhuǎn)發(fā))支持兩個以太網(wǎng)端口和SPI主機端口之間的多種布線配置，為線形、菊花鏈或環(huán)形網(wǎng)絡(luò)拓撲提供靈活的解決方案。

ADIN2111支持高達1700米的電纜延伸范圍，具有77 mW的超低功耗。兩個PHY內(nèi)核支持IEEE 802.3cg標(biāo)準(zhǔn)中定義的1.0 V p-p工作模式和2.4 V p-p工作模式，可采用1.8 V或3.3 V單電源軌供電。ADIN2111可用于非托管配置，在此配置下，器件可自動轉(zhuǎn)發(fā)兩個以太網(wǎng)端口之間的流量。

該器件集成了交換機、兩個具有介質(zhì)訪問控制(MAC)接口的以太網(wǎng)物理層(PHY)內(nèi)核以及所有相關(guān)的模擬電路、輸入和輸出時鐘緩沖器件。該器件還包括內(nèi)部緩沖隊列、SPI和子系統(tǒng)寄存器，以及用來管理復(fù)位和時鐘控制及硬件引腳配置的控制邏輯。

ADIN2111集成電壓電源監(jiān)控電路和上電復(fù)位(POR)電路，可提高系統(tǒng)級魯棒性。用于與主機通信的4線式SPI可配置為OPEN Alliance SPI或通用SPI。兩種模式均支持可選數(shù)據(jù)保護或循環(huán)冗余校驗(CRC)。

通過設(shè)置相應(yīng) PHY 的系統(tǒng)中斷屏蔽寄存器 (CRSM_IRQ_MASK) 中的 CRSM_HRD_RST_IRQ_EN 位，還可以將 ADIN2111 的每個 PHY 配置為在硬件復(fù)位(RESET 引腳拉低)后生成硬件中斷。 盡管兩個 PHY 都可用于生成硬件中斷，但建議為此使用 PHY 1。 在 SPI 主機從 INT 引腳接收到硬件中斷后，狀態(tài)寄存器 0(分別為狀態(tài)寄存器 1)上的 PHYINT 位(分別為 P2_PHYINT 位)也設(shè)置為 1，通知來自 PHY 1(分別為 PHY 2)的中斷 . 然后可以使用相應(yīng) PHY 的系統(tǒng)中斷狀態(tài)寄存器 (CRSM_IRQ_STATUS) 中的 CRSM_HRD_RST_IRQ_LH 位檢查中斷源。

對于使用外部主機控制器進行系統(tǒng)驗證，可以使用系統(tǒng)中斷屏蔽寄存器 (CRSM_IRQ_MASK) 中的 CRSM_SW_IRQ_REQ 位請求 ADIN2111 的每個 PHY 在 INT 引腳上生成硬件中斷。 盡管兩個 PHY 都可用于生成硬件中斷，但建議為此使用 PHY 1。 在 SPI 主機從 INT 引腳接收到硬件中斷后，狀態(tài)寄存器 0(分別為狀態(tài)寄存器 1)中的 PHYINT 位(分別為 P2_PHYINT 位)也設(shè)置為 1，通知來自 PHY 1(分別為 PHY 2)的中斷 . 然后可以使用相應(yīng) PHY 的系統(tǒng)中斷狀態(tài)寄存器 (CRSM_IRQ_STATUS) 中的 CRSM_SW_IRQ_LH 位檢查中斷源。

每個 ADIN2111 PHY 還可以生成系統(tǒng)錯誤中斷。 中斷標(biāo)志位于相應(yīng) PHY 的系統(tǒng)中斷狀態(tài)寄存器 (CRSM_IRQ_STATUS) 的保留位部分中。必須在相應(yīng)的 PHY 上配置系統(tǒng)中斷屏蔽寄存器 (CRSM_IRQ_MASK) 以允許系統(tǒng)錯誤中斷。 有關(guān)中斷屏蔽的詳細信息，請參見表 212。 ADIN2111 必須進行硬件復(fù)位，才能從來自兩個 PHY 之一的系統(tǒng)錯誤中斷中恢復(fù)(CRSM_IRQ_STATUS 保留位在各自的 PHY 上讀為 1)。

ADIN2111 包含一個電源監(jiān)控電路，以確保芯片在啟動上電序列之前具有適當(dāng)?shù)碾妷汗?yīng)。在上電期間，ADIN2111 保持在硬件復(fù)位狀態(tài)，直到每個電源都超過其最小上升閾值并且電源被認為是良好的。

硬件復(fù)位由上電復(fù)位電路或通過將 RESET 引腳置低至少 10 μs 來啟動。 ADIN2111 在該引腳上包含去毛刺脈沖電路，以抑制短于 1 μs 的脈沖。當(dāng) RESET 引腳置為無效時，所有輸入/輸出 (I/O) 引腳都保持在三態(tài)模式，硬件配置引腳被鎖存，I/O 引腳被配置為其功能模式。當(dāng)所有外部和內(nèi)部電源都有效且穩(wěn)定時，晶振電路被使能。 晶體啟動并穩(wěn)定后，鎖相環(huán) (PLL) 啟用。 在 RESET 引腳無效后延遲 90 ms(最大值)后，所有內(nèi)部時鐘都有效，內(nèi)部邏輯從復(fù)位中釋放，所有內(nèi)部 SPI、PHY 1 和 PHY 2 寄存器都可以從 SPI 訪問。 CLK25_REF 時鐘輸出在 RESET 引腳置為低電平時保持低電平，并在 RESET 引腳置低后再保持低電平 70 ms(最大值)。

以上所有內(nèi)容便是小編此次為大家?guī)淼乃薪榻B，如果你想了解更多有關(guān)它的內(nèi)容，不妨在我們網(wǎng)站或者百度、google進行探索哦。