設(shè)計(jì)時(shí)鐘芯片有何要點(diǎn)?如何解決時(shí)鐘芯片數(shù)據(jù)丟失問(wèn)題?
對(duì)于芯片,其實(shí)大部分人都或多或少有所了解,比如手機(jī)芯片以及常聽(tīng)說(shuō)的高通芯片等。為增進(jìn)大家對(duì)芯片的認(rèn)識(shí),本文將對(duì)芯片設(shè)計(jì)過(guò)程中的一些要點(diǎn)以及處理時(shí)鐘芯片數(shù)據(jù)丟失的問(wèn)題予以介紹。如果你對(duì)芯片具有興趣,不妨繼續(xù)往下閱讀哦。
一、時(shí)鐘芯片設(shè)計(jì)要點(diǎn)
1.晶振起振時(shí)間
晶振的起振時(shí)間在很大程度上依賴于晶振的特性和電路布局。高的串行等效電阻(ESR)和過(guò)大的電容負(fù)載是延長(zhǎng)啟動(dòng)時(shí)間的主要因素。用含有推薦的特性的晶振和依照推薦的電路布局的電路通常能在一秒內(nèi)啟動(dòng)晶振。
2.電池連接
大多數(shù)FS的RTCs都包括一個(gè)電池輸入引腳。電池是用來(lái)保持當(dāng)主電源斷開(kāi)后時(shí)鐘能夠正常走動(dòng)。對(duì)于大多數(shù)設(shè)計(jì)來(lái)說(shuō),所用的電池都是鈕扣鋰電池。
有的RTCs用電源電壓作為參考來(lái)決定什么時(shí)候VCC是有效電平。當(dāng)VCC低于最小值時(shí),器件進(jìn)入寫(xiě)保護(hù),禁止外部訪問(wèn)器件。當(dāng)器件工作在VCC條件下時(shí),VBAT輸入將處于高阻狀態(tài)。如果電池沒(méi)有連接到VBAT上,或是連接到串行二極管,VBAT的輸入處于高電平漂浮狀態(tài),引起RTC進(jìn)入寫(xiě)保護(hù)。在FS的大多數(shù)時(shí)鐘內(nèi)部都提供反充電寫(xiě)保護(hù),以消除外部二極管。
3.讀/寫(xiě)時(shí)間和日期
由于在讀或?qū)懙倪^(guò)程中可以進(jìn)行內(nèi)部寄存器更新而沒(méi)數(shù)據(jù)的破壞,大多數(shù)FS 的時(shí)鐘都提供能確保訪問(wèn)時(shí)間和日期的方法。
輔助緩沖寄存器(二級(jí)緩存)也用在串行時(shí)鐘上。當(dāng)訪問(wèn)(讀)RTC時(shí),當(dāng)前時(shí)間和日期傳送到輔助寄存器。一個(gè)脈沖讀信號(hào)將從輔助寄存器中讀數(shù)據(jù),在內(nèi)部寄存器連續(xù)更新時(shí)輔助寄存器的內(nèi)容將保持不變。 下一次訪問(wèn)(當(dāng)芯片有效,復(fù)位或開(kāi)始)將又一次傳送數(shù)據(jù)。當(dāng)寄存器被寫(xiě)時(shí)類似的過(guò)程發(fā)生,除非數(shù)據(jù)在訪問(wèn)之前沒(méi)有被內(nèi)部寄存器刷新。
在時(shí)間保持非易失性(NV)RAM時(shí)鐘上,用TE位或R和W位封存用戶寄存器。
有多總線時(shí)鐘里。有幾種方法能確保時(shí)間和日期寄存器在訪問(wèn)間不變。以下方法即是:
4.設(shè)置位
B寄存器的SET位設(shè)為1時(shí),用戶雙緩存時(shí)間和日期寄存器被鎖存了。內(nèi)部寄存器仍然正常的不斷更新。
進(jìn)程中的更新標(biāo)志位(UIP)每秒將產(chǎn)生一個(gè)脈沖。當(dāng)UIP位變?yōu)楦唠娖胶?,更新將?44uS后發(fā)生。如果UIP位讀出的為低電平,為避免更新時(shí)的錯(cuò)誤用戶至少有244uS的時(shí)間可以讀寄存器的數(shù)據(jù)。
如果使能,那么在每一次更新周期之后產(chǎn)生一次中斷,該周期表明999ms能讀有效時(shí)間和日期信息。
5.默認(rèn)的寄存器值
如果數(shù)據(jù)手冊(cè)中沒(méi)有特殊說(shuō)明,初始上電寄存器值不確定。也就是說(shuō),它們和DROM或SRAM是一樣:初始上電后,用于實(shí)際的數(shù)據(jù)是隨機(jī)的。
二、設(shè)計(jì)時(shí),如何解決數(shù)據(jù)丟失/數(shù)據(jù)破壞問(wèn)題
有兩種情況可以引起數(shù)據(jù)丟失:無(wú)意中的寫(xiě)時(shí)鐘或反相小故障脈沖電壓用到IC上。因?yàn)镃H或/EOSC位(帶晶振控制位的時(shí)鐘上)處于默認(rèn)的停止?fàn)顟B(tài), 反相電壓輸入到IC所造成的數(shù)據(jù)丟失有時(shí)能辨認(rèn)。另外,大多數(shù)而不是所有的寄存器中的數(shù)據(jù)會(huì)破壞。無(wú)意中的寫(xiě)一般發(fā)生在電源周期時(shí),但是通常只影響一個(gè)寄存器,而不影響串行時(shí)鐘。
在上電和/或掉電時(shí)許多現(xiàn)代的開(kāi)關(guān)電源將在VCC上產(chǎn)生一個(gè)-5V或-6V或甚至更大的毛刺。通過(guò)輸入保護(hù)二極管,這個(gè)負(fù)電壓耦合到內(nèi)部時(shí)鐘電源。如果電源能夠提供比電池大的電流,那么數(shù)據(jù)將丟失。在某種情況下,用一個(gè)肖特基二極管可以鉗位這個(gè)負(fù)毛刺電壓。另外一個(gè)時(shí)鐘上的負(fù)電壓源來(lái)自RS232連接器。如果帶時(shí)鐘芯片的PCB板掉電,上電的PC或其他器件通過(guò)RS232連接器連接到那塊板上,RS232收發(fā)器芯片可能將負(fù)電壓傳到不上電的PCB板上的其他芯片。
無(wú)意中的寫(xiě)也可能造成數(shù)據(jù)破壞。在寫(xiě)保護(hù)為有效前,在上電或掉電期間處理器能寫(xiě)入錯(cuò)誤的數(shù)據(jù)。在上電和掉電時(shí),接口電路可能迫使輸入引腳進(jìn)入寫(xiě)狀態(tài)。在多總線時(shí)鐘的情況下,地址信號(hào)鎖存在ALE的下降沿。如果/WE和/CS在器件處于寫(xiě)保護(hù)之前變?yōu)榈碗妷?,那么在最后寄存器中最后訪問(wèn)的數(shù)據(jù)會(huì)破壞。VCC的上升時(shí)間和下降時(shí)間應(yīng)核對(duì)無(wú)誤以用于數(shù)據(jù)手冊(cè)的需要。
不正確的中斷程序處理造成間斷的數(shù)據(jù)問(wèn)題。在某些情況下,時(shí)間和數(shù)據(jù)信息復(fù)制到RAM中去了,并且復(fù)制不是同步的。最后,在電路仿真(IEC)硬件配置不當(dāng),可以造成奇怪的行為。
以上便是此次小編帶來(lái)的“芯片”相關(guān)內(nèi)容,通過(guò)本文,希望大家對(duì)時(shí)鐘芯片具備一定的了解。如果你喜歡本文,不妨持續(xù)關(guān)注我們網(wǎng)站哦,小編將于后期帶來(lái)更多精彩內(nèi)容。最后,十分感謝大家的閱讀,have a nice day!