半導(dǎo)體進(jìn)入個人消費時代 產(chǎn)品差異化提升設(shè)計工具價值

近年來，消費電子產(chǎn)品的成長勢頭強(qiáng)勁，更小、更快、更省電的芯片日益得到市場的青睞。同時，半導(dǎo)體產(chǎn)業(yè)也面臨著非常嚴(yán)峻的挑戰(zhàn)和壓力，包括不斷上漲的研發(fā)費用、產(chǎn)品生命周期管理和消費者變化多端的個性化需求。在與

Synopsys經(jīng)硅驗證的IP可用于0.13微米工藝

Synopsys攜手中芯國際挺進(jìn)中國移動電視市場

《微電子與集成電路技術(shù)叢書》編寫工作啟動

Synopsys 推出特別版IP及業(yè)務(wù)模式

Synopsys今天宣布推出針對中國市場的新的特別版IP及業(yè)務(wù)模式。該特別版IP 和業(yè)務(wù)模式的第一階段將提供兩款當(dāng)今領(lǐng)先的標(biāo)準(zhǔn)IP解決方案——用于PCI Express及 USB的DesignWare™ IP，兩者都包含控制器及PHY。

Synopsys、Zuken結(jié)成合作關(guān)系，為PCB設(shè)計引入混合信號仿真

Synopsys與Zuken公布了合作關(guān)系，預(yù)計將于2007年年底前把Synopsys的Saber混合信號仿真器與Zuken的CR-5000 PCB設(shè)計環(huán)境相鏈接，據(jù)稱為系統(tǒng)級電子設(shè)計、仿真和驗證提供了集成平臺。一種雙向接口可令用戶在Zuken的線路圖

Synopsys在中國確立VMM驗證方法標(biāo)準(zhǔn)

Synopsys 發(fā)布DESIGN COMPILER 2007

Synopsys發(fā)布最新版 Design Compiler® 綜合解決方案—— Design Compiler 2007。

Synopsys 推出IC COMPILER 2007.03版

Synopsys 發(fā)布下一代布局布線解決方案——IC Complier 2007.03 版。

Synopsys 優(yōu)化HERCULES物理驗證套件

Synopsys宣布，其Hercules™ 物理驗證套件 (PVS) 已經(jīng)實現(xiàn)了先進(jìn)器件參數(shù)測量功能。

Synopsys助力意法半導(dǎo)體，Design Compiler技術(shù)加速ASIC設(shè)計

電子設(shè)計自動化(EDA)軟件工具領(lǐng)導(dǎo)廠商Synopsys日前宣布，意法半導(dǎo)體在其90nm和65nm的ASIC設(shè)計流程中，應(yīng)用Design Compiler拓樸繪圖技術(shù)，縮短了整個設(shè)計時間。意法半導(dǎo)體在其ASIC方法集中應(yīng)用Design Compiler拓樸