-
形式化驗(yàn)證的硬件木馬檢測(cè)：從RTL到版圖的多層安全防護(hù) 摘要
隨著全球半導(dǎo)體供應(yīng)鏈復(fù)雜化，硬件木馬（Hardware Trojan）已成為威脅芯片安全的關(guān)鍵風(fēng)險(xiǎn)。本文提出一種基于形式化驗(yàn)證的多層硬件木馬檢測(cè)框架，覆蓋寄存器傳輸級(jí)（RTL）、門級(jí)網(wǎng)表（Gate-Level Netlist）及物理版圖（Layout）三個(gè)階段，通過屬性驗(yàn)證、等價(jià)性檢查和電磁特征分析構(gòu)建縱深防御體系。實(shí)驗(yàn)表明，該方法可檢測(cè)出尺寸小于0.01%的觸發(fā)式木馬，誤報(bào)率低于0.5%，且對(duì)設(shè)計(jì)周期影響小于15%。
-
RTL級(jí)動(dòng)態(tài)電壓調(diào)節(jié)（DVFS）建模：汽車電子中的多域功耗協(xié)同控制
隨著汽車電子系統(tǒng)向域控制器架構(gòu)演進(jìn)，異構(gòu)計(jì)算單元（如MCU、GPU、AI加速器）的功耗協(xié)同控制成為關(guān)鍵挑戰(zhàn)。本文提出一種基于RTL級(jí)建模的動(dòng)態(tài)電壓頻率調(diào)節(jié)（DVFS）技術(shù)，通過建立多域功耗-時(shí)序聯(lián)合模型，實(shí)現(xiàn)汽車電子系統(tǒng)中異構(gòu)計(jì)算單元的動(dòng)態(tài)功耗優(yōu)化。實(shí)驗(yàn)表明，該方案可使域控制器平均功耗降低28%，同時(shí)滿足ISO 26262 ASIL-D級(jí)功能安全要求。通過結(jié)合SystemVerilog硬件建模與機(jī)器學(xué)習(xí)預(yù)測(cè)算法，本文為汽車電子系統(tǒng)提供了從RTL設(shè)計(jì)到多域協(xié)同優(yōu)化的完整技術(shù)路徑。
-
RTL級(jí)時(shí)鐘門控深度優(yōu)化：ODCG/SDCG技術(shù)與可達(dá)性分析實(shí)戰(zhàn)
在數(shù)字集成電路設(shè)計(jì)中，時(shí)鐘門控技術(shù)是降低動(dòng)態(tài)功耗的關(guān)鍵手段。隨著芯片規(guī)模和復(fù)雜度的不斷增加，對(duì)時(shí)鐘門控技術(shù)的優(yōu)化需求也日益迫切。ODCG（Optimized Dynamic Clock Gating）和SDCG（Smart Dynamic Clock Gating）作為先進(jìn)的時(shí)鐘門控技術(shù)，結(jié)合可達(dá)性分析，能夠進(jìn)一步提升時(shí)鐘門控的效果，實(shí)現(xiàn)更高效的功耗優(yōu)化。
-
RTL級(jí)時(shí)序時(shí)鐘門控優(yōu)化：英諾達(dá)ERPE工具的可達(dá)性分析與邏輯引擎實(shí)踐
隨著芯片設(shè)計(jì)復(fù)雜度的提升，時(shí)鐘網(wǎng)絡(luò)功耗已成為系統(tǒng)級(jí)功耗的重要組成部分。時(shí)鐘門控技術(shù)通過動(dòng)態(tài)關(guān)閉空閑模塊的時(shí)鐘信號(hào)，可顯著降低動(dòng)態(tài)功耗。然而，傳統(tǒng)時(shí)鐘門控優(yōu)化方法面臨兩大挑戰(zhàn)：一是如何精準(zhǔn)識(shí)別時(shí)鐘信號(hào)的可控性，二是如何在RTL級(jí)實(shí)現(xiàn)高效的邏輯優(yōu)化。英諾達(dá)（Innoveda）推出的ERPE（Efficient RTL Power Engine）工具，通過可達(dá)性分析與邏輯引擎的深度融合，為RTL級(jí)時(shí)序時(shí)鐘門控優(yōu)化提供了創(chuàng)新解決方案。
-
庫卡新品 | KR 4 AGILUS系列煥新升級(jí)
上海2025年2月18日 /美通社/ -- 新品亮點(diǎn) A1軸相比上一代軸速度提升約30% 占地面積相比上一代節(jié)省28%，并支持全方位安裝 底座提供尾部和底部?jī)煞N出線方式 提供標(biāo)準(zhǔn)版型號(hào)，標(biāo)準(zhǔn)版滿足IP54防護(hù)等級(jí)和ISO5潔凈室等級(jí) 滿足ESD標(biāo)準(zhǔn)，符合...
-
RTL與HLS強(qiáng)強(qiáng)聯(lián)合：開辟FPGA新開發(fā)之路
在當(dāng)今快速發(fā)展的硬件設(shè)計(jì)領(lǐng)域，現(xiàn)場(chǎng)可編程門陣列（FPGA）以其高度的靈活性和可定制性，成為了眾多應(yīng)用領(lǐng)域的首選。然而，隨著設(shè)計(jì)復(fù)雜性的不斷增加，傳統(tǒng)的寄存器傳輸級(jí)（RTL）設(shè)計(jì)方法逐漸暴露出設(shè)計(jì)周期長(zhǎng)、資源消耗大等問題。為了應(yīng)對(duì)這些挑戰(zhàn)，高層次綜合（HLS）技術(shù)應(yīng)運(yùn)而生，它與RTL的結(jié)合為FPGA的開發(fā)開辟了一條全新的道路。
-
Vivado BD模式下導(dǎo)入RTL：實(shí)現(xiàn)聚合自定義AXI接口的探索
在FPGA設(shè)計(jì)中，Vivado作為Xilinx推出的集成開發(fā)環(huán)境，提供了強(qiáng)大的Block Design（BD）模式，使得設(shè)計(jì)者能夠以圖形化的方式構(gòu)建復(fù)雜的系統(tǒng)。AXI（Advanced eXtensible Interface）作為Xilinx FPGA中常用的接口協(xié)議，在Vivado BD模式下尤其重要。然而，當(dāng)設(shè)計(jì)者需要將自定義的RTL（寄存器傳輸級(jí)）代碼導(dǎo)入BD模式，并希望實(shí)現(xiàn)AXI接口的聚合時(shí)，這一過程可能會(huì)變得復(fù)雜。本文將深入探討如何在Vivado BD模式下導(dǎo)入RTL代碼，并實(shí)現(xiàn)自定義AXI接口的聚合。
-
Convertlab依托亞馬遜云科技打造數(shù)據(jù)智能營(yíng)銷解決方案
（全球TMT2022年5月24日訊）2022年5月24日，亞馬遜云科技宣布，亞馬遜云科技合作伙伴上海欣兆陽（Convertlab）依托亞馬遜云科技"云、數(shù)、智三位一體"服務(wù)組合，打造面向未來的數(shù)據(jù)智能營(yíng)銷解決方案。把亞馬遜云科技的"智能湖倉"架構(gòu)作為數(shù)據(jù)治理底座，Convert...
-
20張圖詳細(xì)對(duì)比8種室內(nèi)RTLS（實(shí)時(shí)定位）技術(shù)
關(guān)注、星標(biāo)公眾號(hào)，直達(dá)精彩內(nèi)容來源|導(dǎo)航圈作者|北斗天璣RTLS即RealTimeLocationSystems的簡(jiǎn)稱，實(shí)時(shí)定位系統(tǒng)。RTLS是一種基于信號(hào)的無線電定位手段，可以采用主動(dòng)式，或者被動(dòng)感應(yīng)式。其中主動(dòng)式分為AOA（到達(dá)角度定位）以及TDOA（到達(dá)時(shí)間差定位）、TOA...
-
拉斐特市長(zhǎng)提議政府通過ICO的方式發(fā)行一種數(shù)字加密貨幣
美國(guó)路易斯安那州拉斐特市的市長(zhǎng)Joel Robideaux提出了一項(xiàng)雄心勃勃的計(jì)劃，他提議政府通過ICO的方式制定發(fā)行一種官方的數(shù)字加密貨幣。 拉斐特市長(zhǎng)提議政府發(fā)行數(shù)字加密貨
-
基于Turtlecoin代碼而分叉出的POW挖礦幣NBX介紹
NibbleClassic（NBX）是極簡(jiǎn)支付POW礦幣，核心開發(fā)源于烏龜幣社區(qū)極客，項(xiàng)目采用CryptoNight Lite挖礦算法（而非烏龜?shù)腁rgon2d算法）。項(xiàng)目沒有各種繁雜的功能，完
-
FPGA難懂？與GPU類比一下就明白了
關(guān)注、星標(biāo)公眾號(hào)，不錯(cuò)過精彩內(nèi)容 轉(zhuǎn)自：EDN電子技術(shù)設(shè)計(jì) FPGA 是一堆晶體管，你可以把它們連接(wire up)起來做出任何你想要的電路。它就像一個(gè)納米級(jí)面包板。使用 FPGA 就像芯片流片，但是你只需要買這一張芯片就可以搭建不一樣的設(shè)計(jì)，作為交換，你需要付
-
自定義AI加速走勢(shì)高漲 將引起更加廣泛的關(guān)注
自定義AI加速走勢(shì)高漲。在云計(jì)算領(lǐng)域，阿里巴巴繼亞馬遜、谷歌之后，推出了自己的定制加速器。Facebook也參與其中，微軟在Graphcore中持有大量股份。英特爾（Intel）和Mobiley
-
怎樣去規(guī)劃人工智能生涯
隨著數(shù)據(jù)科學(xué)和人工智能領(lǐng)域提供越來越多的職位，行業(yè)專家對(duì)希望在這兩個(gè)領(lǐng)域中進(jìn)行職業(yè)生涯規(guī)劃的人士提出了一些建議。 可以確定的是，數(shù)據(jù)科學(xué)家和人工智能專業(yè)人士的職位擁有大量空缺，并在未來一
-
數(shù)據(jù)科學(xué)和人工智能職業(yè)生涯怎樣規(guī)劃比較好
隨著數(shù)據(jù)科學(xué)和人工智能領(lǐng)域提供越來越多的職位，行業(yè)專家對(duì)希望在這兩個(gè)領(lǐng)域中進(jìn)行職業(yè)生涯規(guī)劃的人士提出了一些建議。 可以確定的是，數(shù)據(jù)科學(xué)家和人工智能專業(yè)人士的職位擁有大量空缺，并在未來一
-
lattice提供的syncplify pro介紹及查看RTL視圖步驟
對(duì)于diamond來說，查看RTL級(jí)的示圖時(shí)，必須以LSE（自帶的綜合工具）來編譯綜合代碼。而經(jīng)常會(huì)出現(xiàn)Synplify pro編譯通過，LSE編譯出現(xiàn)bug的情況，所以用LSE編譯代碼，總不讓人放心
-
如何調(diào)試數(shù)字硬件設(shè)計(jì)
工程設(shè)計(jì)項(xiàng)目中最令人振奮的時(shí)刻之一就是第一次將硬件移到實(shí)驗(yàn)室準(zhǔn)備開始集成測(cè)試的時(shí)候。開發(fā)過程中的這個(gè)階段通常需要很長(zhǎng)時(shí)間，也會(huì)對(duì)所有的項(xiàng)目工程師造成很大的壓力。不過，現(xiàn)有的工具和方法能減輕壓力，幫助推進(jìn)項(xiàng)目進(jìn)展。 讓我們來看一下，如何在將設(shè)計(jì)推進(jìn)到更高層面的過程中最大限度地減少可能發(fā)生的任何問題，以及如何快速順利地通過調(diào)試階
-
用Verilog HDL進(jìn)行可綜合RTL設(shè)計(jì)概述
1 前言 由于Verilog HDL硬件描述語言語法靈活、易懂，非常接近c(diǎn)語言的風(fēng)格，所以逐漸成為集成電路設(shè)計(jì)領(lǐng)域中最為流行的設(shè)計(jì)語言。正是由于硬件描述語言的出現(xiàn)，才使得大規(guī)模、超大規(guī)模、特大規(guī)模、甚至千萬門系統(tǒng)級(jí)
-
Cadence擴(kuò)展JasperGold平臺(tái)用于高級(jí)形式化RTL簽核
JasperGold形式驗(yàn)證平臺(tái)新應(yīng)用Superlint和Clock Domain Crossing助邏輯設(shè)計(jì)人員將IP開發(fā)時(shí)間縮短四周楷登電子(美國(guó)Cadence公司)今日正式發(fā)布JasperGold® 形式驗(yàn)證平臺(tái)擴(kuò)展版，引入高級(jí)形式化驗(yàn)證技術(shù)的JasperGol
-
穿上這種高科技胸罩：你的健康我掌握
導(dǎo)讀：如果你想隨時(shí)隨地都能了解自己的身體健康狀況，你要做的只需穿上衣服即可，尤其是這種內(nèi)衣。隨著智能服裝市場(chǎng)的蓬勃發(fā)展，這些智能服裝已經(jīng)能夠全天候監(jiān)控使用者的身體狀況，包括收集心率和呼吸數(shù)據(jù)，它們將來
