-
MS320VC5402 HPI接口與PCI總線接口設(shè)計(jì)
數(shù)字信號(hào)處理器DSP(Digital Signal Processor)是一種特別適合于進(jìn)行數(shù)字信號(hào)處理的微處理器，憑借其運(yùn)算速度快、功能強(qiáng)等特點(diǎn)，在各個(gè)領(lǐng)域的應(yīng)用越來越廣泛。但在很多場合下需要將DSP的各種外圍設(shè)備同計(jì)算機(jī)連接，以
-
高速PCI總線接口卡的開發(fā)
摘要：從系統(tǒng)的角度介紹高速PCI總線接口卡開發(fā)的整個(gè)過程，其中包括硬件電路的設(shè)計(jì)制作和軟件驅(qū)動(dòng)的開發(fā)。介紹一些從實(shí)際設(shè)計(jì)過程中得出的應(yīng)該注意的細(xì)節(jié)等。PCI總線技術(shù)已經(jīng)應(yīng)用于形形色色的微機(jī)接口中。同在聲卡、
-
高速PCI總線接口卡的開發(fā)
摘要：從系統(tǒng)的角度介紹高速PCI總線接口卡開發(fā)的整個(gè)過程，其中包括硬件電路的設(shè)計(jì)制作和軟件驅(qū)動(dòng)的開發(fā)。介紹一些從實(shí)際設(shè)計(jì)過程中得出的應(yīng)該注意的細(xì)節(jié)等。PCI總線技術(shù)已經(jīng)應(yīng)用于形形色色的微機(jī)接口中。同在聲卡、
-
基于PCD656的高速PCI總線接口的設(shè)計(jì)與實(shí)現(xiàn)
現(xiàn)代雷達(dá)信號(hào)處理具有數(shù)據(jù)量大、實(shí)時(shí)性高等特點(diǎn)，而總線傳輸?shù)男蕸Q定了系統(tǒng)的性能，目前普遍使用標(biāo)準(zhǔn)化的PCI總線技術(shù)，以便升級(jí)更新。為加快產(chǎn)品開發(fā)和降低設(shè)計(jì)難度，一般有兩種解決方法：采用通用的PCI芯片或IP
-
一種64位高速PCI總線接口的設(shè)計(jì)與實(shí)現(xiàn)
摘要：設(shè)計(jì)了一種基于PCD656的高速PCI總線接口，數(shù)據(jù)傳輸主要為DMA方式。文中介紹了PCI9656的內(nèi)部結(jié)構(gòu)和功能，討論了其WDM驅(qū)動(dòng)開發(fā)過程，分析了其局部總線在進(jìn)行DMA傳輸時(shí)的配置時(shí)序，提出了一些設(shè)計(jì)中需要注意的問題
-
基于FPGA的PCI總線接口設(shè)計(jì)
摘 要 ：PCI是一種高性能的局部總線規(guī)范，可實(shí)現(xiàn)各種功能標(biāo)準(zhǔn)的PCI總線卡。本文簡要介紹了PCI總線的特點(diǎn)、信號(hào)與命令，提出了一種利用高速FPGA實(shí)現(xiàn)PCI總線接口的設(shè)計(jì)方案。 關(guān)鍵詞 ：PCI總線；信號(hào)；命令；協(xié)議
-
基于FPGA的PCI總線接口硬件調(diào)試策略
0 引言 在FPGA的設(shè)計(jì)流程中，完成設(shè)計(jì)輸入以及成功綜合、布局布線，只能說明設(shè)計(jì)符合一定的語法規(guī)范，而并不能保證其滿足設(shè)計(jì)人員對功能的要求，因而需要通過仿真對設(shè)計(jì)進(jìn)行驗(yàn)證。仿真驗(yàn)證的目的是為了發(fā)現(xiàn)設(shè)
-
PCI9030及其PCI總線接口電路設(shè)計(jì)
0 引 言 PXI總線系統(tǒng)的卓越性能和較低的價(jià)格，使得越來越多從事自動(dòng)測試的工程技術(shù)人員開始關(guān)注PXI的發(fā)展。而PXI總線是PCI總線在儀器領(lǐng)域的擴(kuò)展，可以將PXI總線分為PCI總線和PXI擴(kuò)展的總線兩部分。將進(jìn)行PCI總線
-
PCI9030及其PCI總線接口電路設(shè)計(jì)
PCI9030及其PCI總線接口電路設(shè)計(jì)
-
用雙端口RAM實(shí)現(xiàn)與PCI總線接口的數(shù)據(jù)通訊
采用雙端口RAM實(shí)現(xiàn)DSP與PCI總線芯片之間的數(shù)據(jù)交換接口電路。 提出了一種使用CPLD解決雙端口RAM地址譯碼和PCI接口芯片局部總線仲裁的的硬件設(shè)計(jì)方案，并給出了PCI總線接口芯片寄存器配置實(shí)例，介紹了軟件包Wi
-
用雙端口RAM實(shí)現(xiàn)與PCI總線接口的數(shù)據(jù)通訊
采用雙端口RAM實(shí)現(xiàn)DSP與PCI總線芯片之間的數(shù)據(jù)交換接口電路。 提出了一種使用CPLD解決雙端口RAM地址譯碼和PCI接口芯片局部總線仲裁的的硬件設(shè)計(jì)方案，并給出了PCI總線接口芯片寄存器配置實(shí)例，介紹了軟件包Wi
-
用雙端口RAM實(shí)現(xiàn)與PCI總線接口的數(shù)據(jù)通訊
用雙端口RAM實(shí)現(xiàn)與PCI總線接口的數(shù)據(jù)通訊
-
基于EPLD技術(shù)的PCI總線接口設(shè)計(jì)
PCI總線自其問世以來，以其諸多優(yōu)點(diǎn)，在當(dāng)今的計(jì)算機(jī)系統(tǒng)中得到了廣泛應(yīng)用，已經(jīng)成為計(jì)算機(jī)設(shè)備的標(biāo)準(zhǔn)接口。本文在認(rèn)真分析PCI總線的接口信號(hào)和接口時(shí)序的基礎(chǔ)上，利用EPLD器件設(shè)計(jì)實(shí)現(xiàn)了PCI總線接口。由于EPLD器件支
-
基于PCI9054和LTC4240的CPCI總線接口設(shè)計(jì)
CPCI總線是一個(gè)開放式、國際性技術(shù)標(biāo)準(zhǔn)，由PCI總線工業(yè)計(jì)算機(jī)制造商組織PICMG負(fù)責(zé)制定和支持。CPCI總線具有嚴(yán)格的標(biāo)準(zhǔn)和規(guī)范，保證其具有良好的兼容性，支持多種處理器和操作系統(tǒng)，符合CPCI規(guī)范的擴(kuò)展卡可插入任何CPCI系統(tǒng)并可靠地工作
