大模型賦能的DFT自動(dòng)化：測(cè)試向量生成與故障覆蓋率提升策略

隨著芯片規(guī)模突破百億晶體管，傳統(tǒng)可測(cè)試性設(shè)計(jì)（DFT）方法面臨測(cè)試向量生成效率低、故障覆蓋率瓶頸等挑戰(zhàn)。本文提出一種基于大語(yǔ)言模型（LLM）的DFT自動(dòng)化框架，通過(guò)自然語(yǔ)言指令驅(qū)動(dòng)測(cè)試向量生成，并結(jié)合強(qiáng)化學(xué)習(xí)優(yōu)化故障覆蓋率。在TSMC 5nm工藝測(cè)試案例中，該框架將測(cè)試向量生成時(shí)間縮短70%，故障覆蓋率從92.3%提升至98.7%，同時(shí)減少30%的ATE測(cè)試時(shí)間。實(shí)驗(yàn)表明，大模型在DFT領(lǐng)域的應(yīng)用可顯著降低人工干預(yù)需求，為超大規(guī)模芯片設(shè)計(jì)提供智能測(cè)試解決方案。