ARM
-
嵌入式軟件開發(fā)之： 進一步存儲器映射考慮事項
上一節(jié)介紹了如何使用Scatter文件對程序的代碼和數(shù)據(jù)進行放置。但這些方法只有在外設和堆棧限制在源文件或頭文件中定義好的前提下才能使用。為了增加程序的靈活性，最好在Scatter文件中設置這些信息，本節(jié)將介紹這些方法。
-
高效的C編程之：C編譯器及其優(yōu)化
本章主要講解C編譯器在代碼優(yōu)化時遇到的一些問題。要編寫高效的C語言源代碼，必須了解C編譯器對什么形式的代碼有所改動，編譯器涉及的處理器結構的限制，以及一些特殊的C編譯器的限制。
-
高效的C編程之：除法運算
因為ARM體系結構本身并不包含除法運算硬件，所以在ARM上實現(xiàn)除法是十分耗時的。ARM指令集中沒有直接提供除法匯編指令，當代碼中出現(xiàn)除法運算時，ARM編譯器會調用C庫函數(shù)（有符合除法調用_rt_sdiv，無符合除法調用_rt_udiv），來實現(xiàn)除法操作。根據(jù)除數(shù)和被除數(shù)的不同，32bit的除法運算一般要占有20－140個指令周期。
-
高效的C編程之：條件執(zhí)行
ARM指令都是可以條件執(zhí)行的。在代碼中使用條件執(zhí)行指令可以減小代碼密度并提高程序執(zhí)行效率。典型的條件執(zhí)行語句用在比較指令之后，形成程序的分支跳轉結構。下面的例子顯示了條件執(zhí)行指令的典型用法。
-
高效的C編程之：布爾表達式
通常，布爾表達式被用來檢測某個數(shù)值是否在特定的范圍內。例如，在圖形窗口處理程序中，常使用布爾表達式判斷屏幕中一個點是否在當前活動窗口范圍內。
-
高效的C編程之：C循環(huán)結構
循環(huán)體是程序設計與優(yōu)化的重點考慮對象。本節(jié)將著重講解在ARM上處理for和while循環(huán)最有效的方法。
-
ARM存儲器之：協(xié)處理器CP15
ARM處理器支持16個協(xié)處理器。在程序執(zhí)行過程中，每個協(xié)處理器忽略屬于ARM處理器和其他協(xié)處理器的指令。當一個協(xié)處理器硬件不能執(zhí)行屬于它的協(xié)處理器指令時，將產生一個未定義指令異常中斷，在該異常中斷處理程序中，可以通過軟件模擬該硬件操作。比如，如果系統(tǒng)不包含向量浮點運算器，則可以選擇浮點運算軟件模擬包來支持向量浮點運算。
-
ARM存儲器之：高速緩沖存儲器Cache
當?shù)谝淮鶵ISC微處理器剛出現(xiàn)時，標準存儲器元件的速度比當時微處理器的速度快。很快，半導體工藝技術的進展被用來提高微處理器的速度。標準DRAM部件雖然也快了一些，但其發(fā)展的主要精力則放在提高存儲容量上。
-
高效的C編程之：Switch語句
編譯器通常將C語言中的Switch語句編譯一個查找表（Table Lookup）以便跳轉到合適的入口處。
-
高效的C編程之：寄存器分配
編譯器一項很重要的優(yōu)化功能就是對寄存器的分配。與分配在寄存器中的變量相比，分配到內存的變量訪問要慢得多。所以如何將盡可能多的變量分配到寄存器，是編程時應該重點考慮的問題。
-
高效的C編程之： 變量類型
ARM C編譯器支持基本的數(shù)據(jù)類型：char、short、int、long long、float和double。表14.2說明了armcc對C語言所使用的數(shù)據(jù)類型的映射。
-
高效的C編程之： 函數(shù)調用
函數(shù)設計的基本原則是使其函數(shù)體盡量的小。這樣編譯器可以對函數(shù)做更多的優(yōu)化。
-
高效的C編程之： 浮點運算
大多數(shù)的ARM處理器硬件上并不支持浮點運算。但ARM上提供了以下幾個選項來實現(xiàn)浮點運算。
-
高效的C編程之： 移植問題
當對源代碼使用不同的編譯器時，可能會出現(xiàn)一些移植上的問題，這時可以宏將一些ARM特有的關鍵字“打包”。
-
ARM存儲器之：存儲保護單元MPU
一些嵌入式系統(tǒng)使用多任務的操作和控制。這些系統(tǒng)必須提供一種機制來保證正在運行的任務不破壞其他任務的操作。即要防止系統(tǒng)資源和其他一些任務不受非法訪問。要達到這一目的通常有軟件保護和硬件保護兩種途徑。這里軟件保護是指僅靠軟件來保護系統(tǒng)資源。系統(tǒng)中無保護硬件或硬件沒啟動。在多任務的系統(tǒng)中，通常要運行操作系統(tǒng)來達到任務間同步與通信。
-
ARM存儲器之：片上存儲器
如果微處理器要達到最佳性能，那么采用片上存儲器是必需的。通常ARM處理器的主頻為幾十MHz到200MHz。而一般的主存儲器采用動態(tài)存儲器（ROM），其存儲周期僅為100ns～200ns。這樣指令和數(shù)據(jù)都存放在主存儲器中，主存儲器的速度將會嚴重制約整個系統(tǒng)的性能。在當前的時鐘速度下，只有片上存儲器能支持零等待狀態(tài)訪問速度。
-
ARM體系結構的發(fā)展之：ARM體系結構的發(fā)展過程
隨著片上系統(tǒng)設計變得更加精密、復雜，ARM處理器已成為包含多個處理部件和子系統(tǒng)的系統(tǒng)核心處理器。每個ARM處理器都有一個特定的指令集架構ISA，ISA隨著嵌入式市場的需求而發(fā)展。每一個ISA的發(fā)布都是相后兼容的，這使得在較早的架構版本上編寫的代碼也可以在后續(xù)版本上執(zhí)行。
-
ARM體系結構的發(fā)展之：ARMv6增加的系統(tǒng)支持
為了滿足目前無線網(wǎng)絡、汽車電子和消費類電子產品不斷增長的市場需要，ARM公司在ARMv6中引入新的技術和結構組成，包括增強的DSP支持和對多處理器環(huán)境的支持。
-
ARM匯編程序設計之：ARM匯編器所支持的偽操作
在ARM匯編語言程序里，有一些特殊指令助記符，這些助記符與指令系統(tǒng)的助記符不同，沒有相對應的操作碼，通常稱這些特殊指令助記符為偽操作標識符（directive），它們所完成的操作稱為偽操作。偽操作在源程序中的作用是為完成匯編程序作各種準備工作的，這些偽操作僅在匯編過程中起作用，一旦匯編結束，偽操作的使命就完成。
-
ARM收購IoT技術服務商 助其自身業(yè)務無縫化
隨著科學技術發(fā)展，物聯(lián)網(wǎng)設備已經變得越來越智能。ARM想要通過提供芯片和硬件基礎設施，讓所有事物的工作更加無縫化。
