2月28日消息,由日本政府以及8家日本企業(yè)共同發(fā)起成立的晶圓廠Rapidus于當?shù)貢r間周二宣布,將在日本北部島嶼北海道的千歲市建造一座2nm晶圓代工廠。
臺積電今天上午正式宣布3nm工藝量產(chǎn),這是當前全球最先進的半導(dǎo)體工藝,明年開始貢獻營收。
據(jù)報道,為了攻克2nm先進工藝,日本已經(jīng)制定復(fù)興計劃,聯(lián)手歐洲IMEC之后又確定聯(lián)手IBM。
在全球先進半導(dǎo)體工藝中,臺積電、三星都有2nm工藝計劃,美國也能靠Intel實現(xiàn)2nm及以下的工藝,日本作為曾經(jīng)的半導(dǎo)體第一已經(jīng)沒有了先進工藝生產(chǎn)能力,這也是他們要努力補上的,現(xiàn)在要聯(lián)手美國實現(xiàn)目標。
10月3日,三星電子在美國加州硅谷舉辦“三星晶圓代工論壇&SAFE論壇”。論壇上三星芯片代工部門表示,將于2025年開始生產(chǎn)2nm制程工藝芯片,然后在2027年開始生產(chǎn)1.4nm工藝芯片。據(jù)了解,此前臺積電也曾規(guī)劃在2025年量產(chǎn)2nm芯片。
近日,在加利福尼亞州圣何塞舉行的三星代工論壇上,三星電子公布了其芯片制造業(yè)務(wù)的未來技術(shù)路線圖,宣布在2025年開始大規(guī)模量產(chǎn)2nm工藝,更先進的1.4nm工藝則預(yù)計會在2027年投產(chǎn),主要面向高性能計算和人工智能等應(yīng)用。
臺積電已經(jīng)多次明確指出,3nm制程將于下半年規(guī)模投產(chǎn)。臺積電的3nm制程依舊延續(xù)FinFET(鰭式場效應(yīng))電晶體結(jié)構(gòu),而非三星那套難度更高的GAA(閘極全環(huán))電晶體。然而,臺積電明顯道行更深,知道當前制程節(jié)點命名混亂,誰的良率高顯然更能占得先機。
臺積電已經(jīng)多次明確,3nm將在下半年規(guī)模投產(chǎn)。
Intel的制程工藝一直備受關(guān)注。今天早些時候,荷蘭光刻機巨頭ASML(阿斯麥)放出一張路線圖,赫然羅列了Intel 7nm、5nm、3nm、2nm、1.4nm等工藝節(jié)點,尤其是最后這個將在2029年
先進工藝發(fā)展到今天,要拼的東西越來越多,尤其是5nm之后,不論是設(shè)備、材料、成本甚至是工藝本身都將發(fā)生質(zhì)的飛躍。 例如在推進摩爾定律發(fā)展的過程中,EUV制造設(shè)備顯得格外重要; FinFET逐漸失效之后