-
從原理圖到PCB：高速數字電路的EMC全流程設計閉環(huán)控制方法
高速數字電路向56Gbps PAM4、112Gbps NRZ等超高速率演進，電磁兼容性(EMC)問題已從輔助設計環(huán)節(jié)躍升為決定產品成敗的核心要素。傳統(tǒng)“設計-測試-整改”的串行模式因周期長、成本高，難以滿足AI服務器、800G光模塊等高端產品的開發(fā)需求。本文提出一種基于“原理圖-PCB-測試驗證”的全流程閉環(huán)控制方法，通過電磁仿真前置、信號-電源協(xié)同優(yōu)化、動態(tài)阻抗補償等技術創(chuàng)新，實現EMC問題從被動整改到主動預防的范式轉變。
-
高速 SerDes 應用中的信號完整性實用指南，第 2 部分
本系列第一部分中描述的簡單情況在實際應用中很少見。當高頻信號通過非理想路徑(例如 PCB 通孔)時，事情會變得更加復雜，PCB 通孔充當從 PCB 一層到另一層的導體，從而產生阻抗變化。
-
高速 SerDes 應用中的信號完整性實用指南，第 1 部分
信號完整性是許多設計人員在高速數字電路設計中處理的主要主題之一。當信號通過封裝結構、PCB 走線、通孔、柔性電纜和連接器等互連件在從發(fā)送器到接收器的路徑上傳播時，它會導致數字信號波形的質量下降和時序錯誤。
-
3 種高速數字電路隔離技術
ADI的全集成式RS-485系統(tǒng)隔離解決方案iCoupler技術一直引領全球隔離技術的發(fā)展，提供了隔離與創(chuàng)新特性，采用單封裝，是業(yè)界種類最齊全的隔離器產品，包括標準數字隔離器、采用 isoPower的數字隔離器、集成PWM控制器和
-
高速數字電路的信號完整性與電磁兼容性設計
摘要：在現代高速數字電路設計中，信號完整性和電磁兼容性是設計中非常重要的問題。只有很好地控制串擾、地彈、振鈴、阻抗匹配、退耦等電磁兼容因素，才能設計出成功的電路。模擬電路原理在高速數字電路設計的分析和
-
解讀高速數字電路中電子隔離應用技巧
概要 本應用報告概述了高速數字電路中電子隔離的必要性、實施以及特性，討論了在一個隔離層上進行光、磁(電感)和電氣(電容)信號傳輸的優(yōu)點和缺點，并對ISO72x系列數字隔離器中使用的電容耦合技術作了特別的重
-
解讀高速數字電路中電子隔離應用技巧
概要 本應用報告概述了高速數字電路中電子隔離的必要性、實施以及特性，討論了在一個隔離層上進行光、磁(電感)和電氣(電容)信號傳輸的優(yōu)點和缺點，并對ISO72x系列數字隔離器中使用的電容耦合技術作了特別的重
-
高速數字電路的設計與仿真
介紹了專用于高速數字電路的仿真工具Hyperlynx，并使用它對高速數字電路中的阻抗匹配、傳輸線長度與串擾問題進行布線前的模型建立和仿真，通過仿真結果分析給出了相應解決辦法，尤其在傳輸線長度上提供了LVDS電路的解決辦法。
