八進制環(huán)形計數(shù)器

用計數(shù)器作定時器電路圖

MM58167B 總線型微處理系統(tǒng)實時時鐘源

1. 概述 MM58167B作為總線型微處理系統(tǒng)中的實時時鐘源，其內部包括一個可尋址的實時計數(shù)器、56 bit片內RAM和兩個輸出中斷，而且POWER DOWN引腳的有效信號可使芯片進入省電工作模式。該芯片的時間基準是一個32.768

帶計數(shù)器的鎖相環(huán)電路圖

C186任意進制串行計數(shù)器的應用線路圖

C186是任意進制串行計數(shù)器,所謂任意進制,即在進行計數(shù)或分頻時,不需外加門電路,依靠本身管腳引出線的適當邏輯組合(反饋),可以實現(xiàn)2~16的任意一種進制的計數(shù)和分頻.若

C183二進制同步加法計數(shù)器的應用線路圖

C183與C180基本上是一樣的,不同的僅是計數(shù)碼制不同,C180是2-10進制,C183是四位二進制.C183的管腳外引線排列和功用同C180(見圖)C183的真值表如表9.30所示,功能如31所示.

C182可預置數(shù)1/N計數(shù)器的應用線路圖

C182可預置數(shù)1/N計數(shù)器基本上是一個減法計數(shù)器,均由四個"T"型觸發(fā)器和附加控制門組成,具有級連N個計數(shù)器而無需外接附加控制電路.1/N計數(shù)器包括同步減法計數(shù)器和"0"輸

C180 2-10進制同步加法計數(shù)器的應用線路圖

C180(CMOS)2-10進制同步加法計數(shù)器由同步的四級D型觸發(fā)器組成.它的管腳外引線排列和功用如圖所示,C180 2-10進制同步加法計數(shù)器的真值表如表9.23所示,它的功能如表9.24所示.從真值表和功能表可知,C180 2-10進制同步加

T216 2-10進制同步可預置計數(shù)器的應用線路圖

T216是2-10進制同步可預置計數(shù)器,它的電源電流ICC小于94MA,計數(shù)工作頻率約為10MHZ,CP到輸出的平均延遲時間小于45NS,T216管腳的外引線排列及功用如圖所示,T216真值表如表9.19所示,功能表如表9.20所示.

T214 2-16進制同步可預置計數(shù)器的應用電路圖

T214 2-16進制同步可預置計數(shù)器,它主主要電參數(shù)是:電源電流ICC小于94MA,計數(shù)工作頻率FM>10MHZ,CP到輸出的平均延遲時間小于45NS.T214的管腳外引線排列及功用如圖所示.T214的真值表如15表所示,他的功能表如16表所示.我

T211 2-5-10進制可預置計數(shù)器的應用電路圖

T211計數(shù)器和T210計數(shù)器相比,在形成BCD-8421碼或5421碼計數(shù)輸出上完全一樣,但T211增加了四位數(shù)預置的功能.T211管腳的外引線排列及功用如圖所示.

T210 2-5-10進制計數(shù)和減法計數(shù)的應用電路圖

T210計數(shù)器(TTL)是異步計數(shù)器,它的內部有四個觸發(fā)器,第一個觸發(fā)器有獨立的時鐘輸入CP1和輸出QA,其余三個觸發(fā)器以五進方式相連,其時鐘輸入為CP2,輸出為QB,QC,QD.T210的管腳外引

利用CPLD實現(xiàn)數(shù)字濾波及抗干擾

利用CPLD實現(xiàn)數(shù)字濾波及抗干擾

控制驅動VR的方法

　為減小導通損耗及反向恢復損耗，同步整流需要精確的時間控制電路，雖然已有幾種方法來產(chǎn)生控制信號，我們現(xiàn)在采用一種從反饋系統(tǒng)來有源控制的柵驅動信號的定時系統(tǒng)。其關鍵優(yōu)點在于該電路將根據(jù)元件狀態(tài)的變化來特

基于FPGA的恒溫晶振頻率校準系統(tǒng)的設計

摘 要: 為滿足三維大地電磁勘探技術對多個采集站的同步需求，基于FPGA設計了一種晶振頻率校準系統(tǒng)。系統(tǒng)可以調節(jié)各采集站的恒溫壓控晶體振蕩器同步于GPS，從而使晶振能夠輸出高準確度和穩(wěn)定度的同步信號。系統(tǒng)中

基于VHDL和FPGA的多種分頻的實現(xiàn)方法

基于VHDL和FPGA的多種分頻的實現(xiàn)方法

SRAM在網(wǎng)絡中的應用

　　同步SRAM的傳統(tǒng)應用領域是搜索引擎，用于實現(xiàn)算法。在相當長的一段時間里，這都是SRAM在網(wǎng)絡中發(fā)揮的主要作用。然而，隨著新存儲技術的出現(xiàn)，系統(tǒng)設計師為SRAM找到了新的用武之地，如：NetFlow(網(wǎng)流)、計數(shù)器、統(tǒng)

SRAM在網(wǎng)絡中的應用

SRAM在網(wǎng)絡中的應用

高速任意波形發(fā)生器的設計

基于數(shù)字頻率合成技術給出一種高速任意波形發(fā)生器的設計方案，詳細介紹各個模塊的硬件電路設計以及MCU部分的軟件設計。該方案采用高速波形數(shù)據(jù)存儲器、高速D／A轉換器以及奇偶數(shù)據(jù)選擇電路，任意波形采樣速率可達200 MS／s，任意波形的最高輸出頻率可以達到50 MHz。針對不同的輸出波形，波形輸出電路采用七階橢圓濾波器以及高斯濾波器以減小波形失真。該方案具有輸出波形數(shù)據(jù)不丟失、輸出波形穩(wěn)定等特點。

ARM的等精度測頻在機組轉速測控中的應用

傳統(tǒng)測量方法有2種，一種是測頻法(M 法)，是對被測信號在閘門時間(T—Nfo，N 個基準信號脈沖的時間)內的脈沖進行計數(shù)(計數(shù)值為M)，被測信號的頻率為，誤差為 　　另一種是測周法(T法)，是在被測信號一個周期內對