-
主從JK觸發(fā)器工作原理分析
主從RS觸發(fā)器在CP=1時，當(dāng)輸入R=S=1時，主觸發(fā)器也會出現(xiàn)輸出狀態(tài)不定的情況，因而限制了它的實際應(yīng)用。為了使觸發(fā)器的邏輯功能更加完善，可以利用CP=1期間，Q、的狀態(tài)不變且互補的特點，將Q和反饋到輸入端，并將S改
-
采用CyClockWizard軟件實現(xiàn)系統(tǒng)設(shè)計和時鐘管理方法介紹
時鐘是幾乎所有電子系統(tǒng)的心臟，而時鐘管理則是整體系統(tǒng)設(shè)計的重要組成部分。由于時鐘準(zhǔn)確性、穩(wěn)定性和整體信號質(zhì)量都會影響系統(tǒng)性能，因此選擇可滿足應(yīng)用設(shè)計需求的適當(dāng)計時解決方案是至關(guān)重要的。 選擇適當(dāng)?shù)挠嫊r解
-
應(yīng)對掃描壓縮邏輯的合成挑戰(zhàn)
所有現(xiàn)代SoC都使用掃描結(jié)構(gòu)來檢測設(shè)計中是否存在制造缺陷。掃描鏈的目的就是用于測試并按照串行順序連接芯片的時序元件。然而，隨著現(xiàn)代SOC幾何尺寸不斷縮小及復(fù)雜性不斷增加，如今已能將數(shù)百萬個晶體管集成到單一芯
-
基于多路移相時鐘的測頻模塊方案設(shè)計
本文根據(jù)雷達發(fā)射機頻率快速變化的特點，采用目前新型的邏輯控制器件研究新型頻率測量模塊，結(jié)合等精度內(nèi)插測頻原理，對整形放大后的脈沖直接計數(shù)，實現(xiàn)對下變頻后單脈沖包絡(luò)的載波快速測頻。具有測量精度高，測量用
-
FPGA DCM時鐘管理單元原理簡介
FPGA DCM時鐘管理單元原理簡介
-
FPGA牛人的經(jīng)驗分享
這里我談?wù)勎业囊恍┙?jīng)驗和大家分享，希望能對IC設(shè)計的新手有一定的幫助，能使得他們能少走一些彎路! 在IC工業(yè)中有許多不同的領(lǐng)域，IC設(shè)計者的特征也會有些不同。在A領(lǐng)域的一個好的IC設(shè)計者也許會花很長時間去熟悉
-
單片機系統(tǒng)中日歷時鐘自動校準(zhǔn)及調(diào)整
1、概述在各類檢測控制系統(tǒng)中，需要通過日歷時鐘進行時間上的控制或?qū)κ录l(fā)生的時間進行記錄。如電網(wǎng)檢測系統(tǒng)，路燈控制系統(tǒng)等。但日歷時鐘時常跑快跑慢的缺陷不可避免。經(jīng)過日積月累，就會產(chǎn)生較大的誤差，這會影
-
FPGA牛人的經(jīng)驗分享
這里我談?wù)勎业囊恍┙?jīng)驗和大家分享，希望能對IC設(shè)計的新手有一定的幫助，能使得他們能少走一些彎路! 在IC工業(yè)中有許多不同的領(lǐng)域，IC設(shè)計者的特征也會有些不同。在A領(lǐng)域的一個好的IC設(shè)計者也許會花很長時間去熟悉
-
基于可編程展頻時鐘生成器的降低EMI干擾技術(shù)介紹
電磁干擾(EMI)是一種會通過導(dǎo)致意外響應(yīng)或完全工作實效從而影響電氣/電子設(shè)備性能的能量。 EMI是由輻射電磁場或者感應(yīng)電壓和電流產(chǎn)生的。當(dāng)前高速數(shù)字系統(tǒng)中的高時鐘頻率和短邊率也會導(dǎo)致EMI問題?！ 鲗?dǎo)和發(fā)射
-
EDA技術(shù)在微機接口技術(shù)實驗教學(xué)中的應(yīng)用
微機接口技術(shù)是計算機專業(yè)的核心課程之一，是學(xué)習(xí)計算機硬件系統(tǒng)的關(guān)鍵課程。搞好該課程的實驗教學(xué)，對于加深對課程的理解、培養(yǎng)設(shè)計能力和創(chuàng)新能力具有重要的意義。多年來，微機接口技術(shù)課程的實驗一直使用專用實驗
-
埃洛普：諾基亞的時鐘已經(jīng)調(diào)快
相比蘋果、三星在智能手機市場的風(fēng)光無限，曾長期占據(jù)全球手機市場頭把交椅的諾基亞近一、兩年來頗為落寞，產(chǎn)品市占率和股價雙雙下滑。受命于危難，剛剛上任時的諾基亞CEO埃洛普曾把諾基亞比作一個“燃燒的平臺
-
影響FPGA設(shè)計中時鐘因素的探討
時鐘是整個電路最重要、最特殊的信號，系統(tǒng)內(nèi)大部分器件的動作都是在時鐘的跳變沿上進行, 這就要求時鐘信號時延差要非常小, 否則就可能造成時序邏輯狀態(tài)出錯；因而明確FPGA設(shè)計中決定系統(tǒng)時鐘的因素，盡量較小時鐘的
-
安捷倫推出一系列新型儀表級時鐘恢復(fù)解決方案
21ic訊 安捷倫科技公司日前宣布推出一系列新型儀表級時鐘恢復(fù)解決方案，非常適合對高速數(shù)字通信元器件和系統(tǒng)進行光和電測試。該解決方案以顯著低于同類產(chǎn)品的價格提供業(yè)界最高帶寬和低抖動性能。比特誤碼率測試儀和示
-
大型FPGA設(shè)計中的多時鐘設(shè)計策略
利用FPGA實現(xiàn)大型設(shè)計時，可能需要FPGA具有以多個時鐘運行的多重數(shù)據(jù)通路，這種多時鐘FPGA設(shè)計必須特別小心，需要注意最大時鐘速率、抖動、最大時鐘數(shù)、異步時鐘設(shè)計和時鐘/數(shù)據(jù)關(guān)系。設(shè)計過程中最重要的一步是確定要
-
鎖相時鐘可抑制串模干擾
目前廣泛使用的3 1/2~5 1/2位數(shù)字電壓表（DVM），大多選用雙積分式或多重積分式單片A/D轉(zhuǎn)換器。其優(yōu)點是電路簡單，抗串模干擾能力強，成本較低。只要設(shè)計的時鐘頻率F0恰好等于50HZ的整倍數(shù)，電網(wǎng)串模干擾就被完全抑制
-
APR9600語音錄放電路磁帶操作模式的應(yīng)用
APR9600是國外近年推出的低成本、多功能語音錄放器件，其錄放時間為40～80s。它除了具有常規(guī)的直接存取模式的分段功能外，還具有獨特的磁帶操作模式，即順序存取多段可變長度信息功能，因而廣泛應(yīng)用在低成本的玩具、
-
MSP430x4xx系列微控制器的獨特時鐘設(shè)計
微控制器時鐘系統(tǒng)的設(shè)計對于系統(tǒng)的全局性能是十分關(guān)鍵的。為了得到廉價、準(zhǔn)確而穩(wěn)定的時鐘，在大多數(shù)情況下，可采用石英晶體或者是陶瓷振蕩器作為參考時鐘。這些器件的典型工作頻率范圍為100kHz到10MHz。然而，它們都
-
MSP430x4xx系列微控制器的獨特時鐘設(shè)計
微控制器時鐘系統(tǒng)的設(shè)計對于系統(tǒng)的全局性能是十分關(guān)鍵的。為了得到廉價、準(zhǔn)確而穩(wěn)定的時鐘，在大多數(shù)情況下，可采用石英晶體或者是陶瓷振蕩器作為參考時鐘。這些器件的典型工作頻率范圍為100kHz到10MHz。然而，它們都
-
降低IC功耗的方法
在許多設(shè)計中，功耗已經(jīng)變成一項關(guān)鍵的參數(shù)。在高性能設(shè)計中，超過臨界點溫度而產(chǎn)生的過多功耗會削弱可靠性。在芯片上表現(xiàn)為電壓下降，由于片上邏輯不再是理想電壓條件下運行的那樣，功耗甚至?xí)绊憰r序。為了處理功
-
LED顯示屏發(fā)送卡設(shè)計
在現(xiàn)有LED顯示屏發(fā)送卡的基礎(chǔ)上，這里設(shè)計了一種無外接存儲體的LED顯示屏發(fā)送卡，如圖1.圖1 LED顯示屏發(fā)送卡原理圖該發(fā)送卡由DVI模塊、FPGA控制器、兩路千兆網(wǎng)輸出模塊構(gòu)成。DVl解碼芯片將解碼得到的數(shù)據(jù)和控制信號傳
