賽普拉斯半導(dǎo)體公司推出了業(yè)界首款單片具有144-Mbit密度的SRAM，該產(chǎn)品成為其65納米SRAM產(chǎn)品系列中的最新成員。新的144-Mbit QDRII, QDRII+, DDRII 和 DDRII+存儲器采用65納米工藝技術(shù)，由臺灣聯(lián)華電子（UMC）的芯片工廠代工生產(chǎn)。該產(chǎn)品擁有市場上最快的時鐘，速率可達(dá)550MHz，在36-bit I/O寬度的QDRII+器件中，整體數(shù)據(jù)率達(dá)到80 Gbps，并且其功耗只有采用90納米工藝的SRAM器件的一半。這些產(chǎn)品是諸如互聯(lián)網(wǎng)核心與邊緣路由器、固定及模塊化的以太網(wǎng)交換機、3G基站和安全路由器等網(wǎng)絡(luò)應(yīng)用的理想產(chǎn)品，還可以改善醫(yī)學(xué)成像和軍事信號處理系統(tǒng)的性能。這些器件與90納米SRAM管腳兼容，從而允許網(wǎng)絡(luò)客戶在保持板卡布局不變的同時改進性能，并且將表和包緩沖器的容量擴充一倍。
與90納米SRAM相比，賽普拉斯的65納米QDR 和 DDR SRAM的待機和動態(tài)耗電量降低了50%，從而順應(yīng)當(dāng)前的“綠色”網(wǎng)絡(luò)架構(gòu)應(yīng)用趨勢。QDRII+ 和 DDRII+器件具有片上終止器（ODT），從而省去了外部的中止器電阻，可以改善信號完整度并節(jié)省系統(tǒng)成本和板卡空間。65納米器件采用一個鎖相環(huán)（PLL）而非延遲鎖定環(huán)（DLL），從而使數(shù)據(jù)有效窗口拓寬了35%，進而簡化了板級時序收斂并增強了與第三方處理器的兼容性。
賽普拉斯同步和時序產(chǎn)品事業(yè)部副總裁Dave Kranzler說：“作為全球SRAM的領(lǐng)導(dǎo)者，目前我們提供種類最齊全的產(chǎn)品。這一業(yè)界最快最大的產(chǎn)品的推出更加鞏固了我們的領(lǐng)先地位，進一步證明了我們對SRAM市場的承諾?！?/p>
供貨情況及照片
CY7C16xxKV18 65-nm QDRII, QDRII+, DDRII 和 DDRII+ SRAM目前正在出樣，預(yù)計2010年第一季度投產(chǎn)。每個器件均可有基于I/O寬度（x18 或 x36）、突發(fā)長度(B4 或 B2)以及延遲時間(1.5, 2.0 或 2.5)的多種配置。65納米144-Mbit SRAM采用工業(yè)標(biāo)準(zhǔn)的165FBGA封裝，與現(xiàn)有的90納米QDR和DDR器件管腳兼容，因而能很方便地替換。
下載文檔為物聯(lián)網(wǎng)應(yīng)用選擇電子元件的兩個關(guān)鍵標(biāo)準(zhǔn)是功率預(yù)算和性能。自從電子產(chǎn)品問世以來，就一直在這兩者之間進行權(quán)衡——要么獲得最佳功耗，要么獲得最高性能。根據(jù)應(yīng)用程序，系統(tǒng)架構(gòu)師對系統(tǒng)中的不同組件有不同的要求。例如，系統(tǒng)可能需要高...
關(guān)鍵字： 物聯(lián)網(wǎng)功耗 SRAM北京2022年9月20日 /美通社/ -- 近日，國內(nèi)首批冷板式液冷數(shù)據(jù)中心核心器件技術(shù)規(guī)范順利通過項目評審和論證，在開放計算標(biāo)準(zhǔn)工作委員會（OCTC）獲批立項。浪潮信息作為標(biāo)準(zhǔn)主要發(fā)起單位和撰寫單位，將牽頭圍繞冷板、連...
關(guān)鍵字： OCT 器件 數(shù)據(jù)中心 TC
