日本電子封裝學(xué)會下屬、從事部件內(nèi)置基片調(diào)查等業(yè)務(wù)的EPADs研究會于2009年9月3日舉行了以“進化的三維封裝及部件內(nèi)置技術(shù)”為題的公開研討會。在該研討會上，5名演講者介紹了半導(dǎo)體三維封裝的現(xiàn)有技術(shù)以及5年后的未來技術(shù)。

首先，日本IBM東京基礎(chǔ)研究所的佐久間克幸就力爭今后5年實現(xiàn)半導(dǎo)體三維封裝發(fā)表了演講。佐久間表示，現(xiàn)有CMOS技術(shù)在功率密度上已至極限，時鐘頻率在2005年前后達到了頂峰。為了提高性能開始推進多核技術(shù)，但為了使性能達到最大，必須確保內(nèi)存帶寬。目前使用硅貫通電極的三維LSI的需求不斷擴大。

佐久間介紹了硅的層疊及接合技術(shù)的現(xiàn)狀。在層疊方面，充分利用以往技術(shù)薄化晶圓進行層疊的“Top-down（自上而下）方法”目前頗受關(guān)注。另外，對于芯片間的連接，佐久間表示，可將薄化晶圓的曲翹吸收掉的金屬凸點最為合適。經(jīng)剪切應(yīng)力測試表明，鉛焊錫的強度較高，錫銅焊點較脆。

WEISTI董事社長福岡義孝就使用硅貫通電極的三維LSI封裝的一種、硅轉(zhuǎn)接板進行了演講。在配備多個LSI的硅轉(zhuǎn)接板上，集成通過薄膜技術(shù)形成的L、C、R，為連接布線面和背面的外部電極，使用硅貫通電極。已試制出R使用鉻薄膜時為2000μm×31.25μm、最大78000Ω，L為800μm見方、最大圈數(shù)為4.5圈，C為1mm見方、1.93nF的無源部件。

第三個登臺的是從事半導(dǎo)體封裝業(yè)務(wù)的新光電氣工業(yè)開發(fā)統(tǒng)括部的小山昌一。小山介紹了使用內(nèi)置底板的轉(zhuǎn)接板的極限和解決方案。在光刻方面，由于會發(fā)生布線剝離，因此布線及布線間隔存在極限，需要應(yīng)用半導(dǎo)體薄膜技術(shù)等。在通孔方面，用于服務(wù)器等終端用途時要對孔完全填埋，需進行利用周期脈沖反向電流（PPR，Periodic Pulse Reverse）的電鍍處理。小山指出了介電體存在的課題，比如，介電體雖然具有成為硅轉(zhuǎn)接板的可能性，但稱為“Microball”的焊錫球無法完全吸收硅底板的扭曲及曲翹。

半導(dǎo)體封裝使用部件內(nèi)置基片

第四個和第五個登臺的演講者談到了部件內(nèi)置基片。目前，部件內(nèi)置基片作為可通過現(xiàn)有技術(shù)實現(xiàn)的實質(zhì)性三維LSI手段之一而廣為人知。但實際上多被用作模塊基片。用作模塊基片時，具有下落沖擊性及導(dǎo)熱性出色等特點，在手機及車載等趨于模塊化、要求可靠性的用途中，需求有望增加。

太陽誘電復(fù)合元件事業(yè)部EOMIN商品部的宮崎政志介紹了無源部件內(nèi)置底板的薄型化等內(nèi)容。該公司將向部件內(nèi)置底板推出外形尺寸為1mm×0.5mm×0.3mm、靜電容量為0.22μF的多層陶瓷電容（MLCC）。今后計劃開發(fā)薄型、大容量化的MLCC，向部件內(nèi)置底板推廣。內(nèi)置薄型產(chǎn)品時，具有可減小連接通孔所積蓄應(yīng)力的優(yōu)點。宮崎表示，目前在高度不足0.13μm的MLCC薄型化方面尚存在局限性，內(nèi)置基片過渡至薄膜類的開發(fā)也在推進之中。

卡西歐微電子的若林猛介紹了在半導(dǎo)體封裝中部件內(nèi)置基片所受關(guān)注度越來越高的情況。關(guān)注度日益提高的原因主要有三個。一是用于PoP等時內(nèi)置基片也可控制在1mm以下。二是可實現(xiàn)低廉價格。目前在低價位封裝中大多采用以引線框?qū)崿F(xiàn)封裝背面的平面電極QFN，但將部件內(nèi)置基片用作半導(dǎo)體封裝則可進一步降低成本。三是能夠?qū)崿F(xiàn)無鉛接合。比如，可通過利用激光的通孔形成電鍍法來連接晶圓級CSP（WLP）。另外，還可自由設(shè)定半導(dǎo)體芯片的形狀。由于無需線焊，因此還可將芯片細長化，便于配置平行于總線的布線。