轉(zhuǎn)眼間從事ARM硬件的開(kāi)發(fā)工作,已經(jīng)有兩年了.以前是做DSP的開(kāi)發(fā)的.剛開(kāi)始時(shí)對(duì)ARM是一片茫茫然,稀里糊涂的做上了這一行.

   從開(kāi)始的原理圖設(shè)計(jì),PCB設(shè)計(jì),BOOT代碼的編寫(xiě),CPLD芯片的選型及程序設(shè)計(jì),到后期產(chǎn)品的調(diào)試檢驗(yàn)規(guī)則,電磁兼容試驗(yàn).每一步好象都津透著自己的漢水.從最初對(duì)linux的一竅不通,到現(xiàn)在覺(jué)得它挺好玩,從最初對(duì)EMC/EMC的頭痛,到現(xiàn)在覺(jué)得它有法可依.

    也曾一度覺(jué)得,自己硬件水平差不多了,自成體系,不用再學(xué)了.應(yīng)當(dāng)多抽些時(shí)間陪陪老婆,多休息一下.可木秀于林,風(fēng)必?fù)糁?你做的好,別人會(huì)想辦法詆毀你.風(fēng)鳥(niǎo)盡,良弓藏,產(chǎn)品做完了,開(kāi)發(fā)人員是不是要下崗了.呵呵,悲哀啊!這個(gè)產(chǎn)品要是年初做出來(lái)會(huì)有3K左右的量,(年初是可以做出來(lái)的),而由于政治的因素現(xiàn)在做出來(lái),只有1K左右的量了.呵呵.

    我先寫(xiě)硬件的測(cè)試程序,做成了,還是不行,還要做應(yīng)用層的,而這就有點(diǎn)超出自己的能力范圍了,一個(gè)人的經(jīng)力是有限的;我不可能一邊寫(xiě)著verilog的代碼,一邊去編譯kernel吧,不可能一邊做著群脈沖試驗(yàn),一邊去寫(xiě)驅(qū)動(dòng)程序吧,不可能一邊畫(huà)著PCB,一邊去編顯示的屆面吧.有時(shí)候覺(jué)得有些無(wú)奈.

    最近開(kāi)始想著轉(zhuǎn)做軟件,看書(shū)<>,<<嵌入式linnux系統(tǒng)開(kāi)發(fā)技術(shù)詳解---基于ARM>>,<<構(gòu)建嵌入式linux系統(tǒng)>>.白天工作有一堆的事情,晚上還有看書(shū),有些累.

    我總覺(jué)得,linux系統(tǒng)博大精深,要想在軟件方面自成體系,自己還要有很長(zhǎng)的路要走;內(nèi)核的編譯優(yōu)化,系統(tǒng)啟動(dòng)的優(yōu)化,文件系統(tǒng)等等,不是一兩天能搞定的.如果僅僅寫(xiě)驅(qū)動(dòng)可能簡(jiǎn)單些,我對(duì)硬件的操作流程比較熟,對(duì)信號(hào)熟,加上ioremap,轉(zhuǎn)成實(shí)地址,把數(shù)據(jù)copy_to_usr,就完了啊,最多再加上iocrl,加上poll............

     硬件上已經(jīng)自成體系了,各種CPU,都可以那過(guò)來(lái)就用了,CPLD/FPGA也可以了,做一些時(shí)序的處理也,得心應(yīng)手了,示波器,邏輯分析儀,可編程電子負(fù)載,CAN分析儀也還都用得來(lái).而軟件總覺(jué)得沒(méi)有底,想學(xué)又怕學(xué)個(gè)半瓶,,
     迷茫,困惑............................................
     不知道后面的路如何走.................................
     還望達(dá)人指點(diǎn).........................................