基于FPGA的同步器信號采集技術(shù)研究
摘要:針對航空測試中常用的同步器信號,提出一種基于嵌入式系統(tǒng)的雙通道同步器信號采集系統(tǒng)。系統(tǒng)以同步器專用芯片對信號進行預處理,解析出數(shù)字量的角度和角速率,以FPGA為控制器進行數(shù)據(jù)處理,實現(xiàn)兩路角度和角速率測量功能。經(jīng)過仿真實驗和系統(tǒng)調(diào)試,結(jié)果表明此系統(tǒng)能夠穩(wěn)定高效的采集和處理同步器信號。
在航空測試中需要采集并記錄同步器信號參數(shù),用于保障飛機的安全飛行,和評估飛機的部分性能。同步器信號參數(shù)主要包括:飛機的姿態(tài)角,航向角,發(fā)動機噴口直徑這些參數(shù)。
飛機姿態(tài)和航向陀螺輸出的角度信號為三相交流同步器信號,又稱自整角機信號。這些信號經(jīng)過專用同步器芯片處理后,可以得到數(shù)字兩形式的角度信號和模擬量形式的較
速率信號。
三相交流同步器信號為正弦波電壓信號,交變電勢與輸出信號的角度對關(guān)系為3個相角差位120°的正余弦公式,輸出信號的角度僅取決于三相信號幅值的比值。
1 系統(tǒng)硬件設計
系統(tǒng)由同步器預處理模塊,電平轉(zhuǎn)換模塊,數(shù)模轉(zhuǎn)換模塊,處理器組成。各功能模塊在處理器的控制下協(xié)調(diào)工作完成兩路角度信號和角速率信號的采集。系統(tǒng)整體結(jié)構(gòu)如圖1所示。
1.1 同步器預處理模塊
此模塊由專用同步器信號處理芯片SDC輔以外圍電路組成。自整角機三線輸出的角度信號,經(jīng)SDC同步器處理芯片進行預處理。處理輸出成位數(shù)可選的數(shù)字量角度信號到數(shù)據(jù)寄存器,同時輸出模擬量角速率信號。
1.2 電平轉(zhuǎn)換模塊
由于SDC芯片工作電壓位5 V而FPGA的IO工作電壓是3.3 V,需要用電壓轉(zhuǎn)換芯片74LVC164245使SDC輸出5 V信號,轉(zhuǎn)換為FPGA可用的3.3 V信號。
1.3 模數(shù)轉(zhuǎn)換模塊
同步器輸出兩路模擬量的角速率信號,經(jīng)AD7606模數(shù)轉(zhuǎn)換芯片轉(zhuǎn)換為16位數(shù)字量供處理器使用。
2 軟件設計
系統(tǒng)的運行由FPGA控制完成,軟件由角度讀取模塊,角速率讀取模塊,控制模塊,數(shù)據(jù)緩存模塊,配置模塊和接口模塊組成。各功能模塊在控制模塊的控制下工作,來完成對角度信號和角速率信號的處理工作。組合模塊如圖2所示。
2.1 配置模塊
此模塊主要從主控板卡獲取以下信息:1)通道使能;2)通道測量范圍;3)通道采樣率。功能模塊以這些配置信息,采樣數(shù)據(jù)并進行數(shù)據(jù)處理。
2.2 角度讀取模塊
此模塊以一個較高的采樣率對同步器芯片轉(zhuǎn)換后的數(shù)據(jù)進行采樣,采樣后的數(shù)據(jù)在兩個寄存器中進行緩存,具體過程如圖3所示。
系統(tǒng)以64K的頻率采樣,當定時器到達采樣周期后首先讀取第一通道的角度數(shù)據(jù),同時判斷Busy信號確定將采樣的數(shù)據(jù)寫入那個緩存,然后讀取第二通道數(shù)據(jù),同時根據(jù)Busy信號將采樣數(shù)據(jù)寫入第二通道的緩存。
同步器芯片默認測量范圍時0~360°對應碼值0~65 535。假設用戶配置某通道測量范圍時0~360之間的任意范圍Xmin~Xmax,則采集的數(shù)據(jù)需要按公式(1)進行變換,其中MO是采集的原始數(shù)據(jù),M1是轉(zhuǎn)換后的數(shù)據(jù)。
M1=(MO-Xmin)*65 535/(Xmin-Xmax) (1)
假設用戶配置某通道測量范圍時-180°~180°之間的任意范圍Xmin-Xmax,則采集的數(shù)據(jù)需要按公式(2)或(3)進行變換,其中M0是采集的原始數(shù)據(jù),M1是轉(zhuǎn)換后的數(shù)據(jù)。
M0>32 767時 M1=(M0-65 535/2-Xmin)*65 535/(Xmin-Xmax) (2)
M0<=32 767時 M1=(M0+65 535/2-Xmin)*65 535/(Xmin-Xmax) (3)
在讀取角度數(shù)據(jù)時按照同步器芯片SDC的時需要求,通過相應控制位的操作可以使轉(zhuǎn)換后的數(shù)據(jù)鎖存在輸出寄存器,此時即可對其進行讀取。
2.3 角速率讀取模塊
同步器芯片對輸入的三相交流電進行處理后輸出對應模擬量的角速率信號,此信號經(jīng)AD轉(zhuǎn)換器件AD7606快速轉(zhuǎn)換為數(shù)字量。處理器讀取AD7606轉(zhuǎn)換后的角速率數(shù)據(jù)過程與讀取角度數(shù)據(jù)類似,采集后的數(shù)據(jù)根據(jù)Busy信號存入相應的緩存。
在讀取角速率數(shù)據(jù)時按照同步器芯片SDC的時需要求,通過相應控制位的操作可以使轉(zhuǎn)換后的數(shù)據(jù)鎖存在輸出寄存器,此時即可對其進行讀取。由于布板面積的限制,AD7606采用并行字節(jié)讀模式,轉(zhuǎn)換后的數(shù)據(jù)按高低字節(jié)輸出,兩個通道的角速率信號。
2.4 控制模塊
控制模塊負責對采集數(shù)據(jù)的讀取,并按照通信協(xié)議定的時序要求將數(shù)據(jù)傳輸給主控板卡。
2.4.1 時序控制
主控板卡每個小周期讀取一次功能板卡采集的數(shù)據(jù)。當通道采樣率大于小周期頻率,此時傳輸模式為是超傳輸。當通道采樣率小于小周期頻率,此時傳輸模式為是子傳輸。超傳輸時,要求每個通道,每個小周期傳輸lengen(2n)個數(shù)據(jù),數(shù)據(jù)被順序?qū)懭牍艿阑刂稯utBuffOffset開始的緩沖區(qū)中。子傳輸時每個通道要求每隔interval個小周期傳輸一個數(shù)據(jù),首次傳輸偏移位置為SmallPeriodOffset,數(shù)據(jù)被寫入OutBuffOffset開始的緩沖區(qū)中。
每個通道都有一個采樣率計數(shù)器,以CLK_40M的時鐘觸發(fā)計數(shù)。假設通道為超傳輸模式如圖4所示,當小周期到來時采樣率計數(shù)器清零,當計時到采樣時刻將次通道寫使能置1,將讀取的通道數(shù)據(jù)寫到數(shù)據(jù)RAM中OutBuffOffset開始的緩存中。
控制模塊按照圖5所示過程實現(xiàn)時序控制,每當采樣率計數(shù)器為零時將此通道的采樣數(shù)據(jù)寫到輸出緩沖區(qū)。
2.4.2 數(shù)據(jù)傳輸
數(shù)據(jù)空間使用1K的RAM分為高512地址區(qū)和低512地址區(qū),F(xiàn)PGA和地板對數(shù)據(jù)空間的連接如圖6所示。
在對數(shù)據(jù)空間操作時,按照小周期同步切換高位地址實現(xiàn)乒乓操作,如圖7所示。
每當小周期同步觸發(fā)時鐘上升沿到來之后,F(xiàn)PGA將采樣的數(shù)據(jù)寫入512空間;同時底板從另512空間讀取上次存放的數(shù)據(jù),送給主控。
3 結(jié)束語
文中解決了兩通道同步器信號的實時采集問題??梢詫崟r對兩通道的角度和角速率信號采集,并按照傳輸協(xié)議將數(shù)據(jù)傳輸給主控板。用戶可按照采集信號的特性配置適當?shù)臏y量范圍,和采樣率來提高采集信號的精度。經(jīng)過仿真和系統(tǒng)調(diào)試,驗證了此同步器采集系統(tǒng)軟硬件設計合理,系統(tǒng)穩(wěn)定性和精確度都達到了設計指標要求。