ARM乘法指令完成兩個數(shù)據(jù)的乘法。兩個32位二進制數(shù)相乘的結(jié)果是64位的積。在有些ARM的處理器版本中，將乘積的結(jié)果保存到兩個獨立的寄存器中。另外一些版本只將最低有效32位存放到一個寄存器中。

無論是哪種版本的處理器，都有乘-累加的變型指令，將乘積連續(xù)累加得到總和。而且有符號數(shù)和無符號數(shù)都能使用。對于有符號數(shù)和無符號數(shù)，結(jié)果的最低有效位是一樣的。因此，對于只保留32位結(jié)果的乘法指令，不需要區(qū)分有符號數(shù)和無符號數(shù)兩種情況。

乘法指令的二進制編碼格式如圖7.1所示。

圖7.1乘法指令的二進制編碼

表7.1顯示了各種形式乘法指令的功能。

表7.1 各種形式乘法指令

操作碼[23:21]

助記符

意義

操作

000

MUL

乘（保留32位結(jié)果）

Rd：=（Rm×Rs）[31∶0]

001

MLA

乘-累加（32位結(jié)果）

Rd：=（Rm×Rs＋Rn）[31∶0]

100

UMULL

無符號數(shù)長乘

RdHi：RdLo：=Rm×Rs

101

UMLAL

無符號長乘-累加

RdHi：RdLo：＋=Rm×Rs

110

SMULL

有符號數(shù)長乘

RdHi：RdLo：=Rm×Rs

111

SMLAL

有符號數(shù)長乘-累加

RdHi：RdLo：＋=Rm×Rs

其中：

①“RdHi：RdLo”是由RdHi（最高有效32位）和RdLo（最低有效32位）鏈接形成的64位數(shù)，“[31：0]”只選取結(jié)果的最低有效32位。

②簡單的賦值由“：=”表示。

③累加（將右邊加到左邊）是由“＋=”表示。

同其他數(shù)據(jù)處理指令一樣，位S控制條件碼的設(shè)置。當(dāng)在指令中設(shè)置了位S時，則有以下結(jié)果。

①對于產(chǎn)生32位結(jié)果的指令形式，將標(biāo)志位N設(shè)置為Rd的第31位的值；對于產(chǎn)生長結(jié)果的指令形式，將其設(shè)置為RdHi的第31位的值。

②對于產(chǎn)生32位結(jié)果的指令形式，如果Rd等于零，則標(biāo)志位Z置位；對于產(chǎn)生長結(jié)果的指令形式，RdHi和RdLo同時為零時，標(biāo)志位Z置位。

③將標(biāo)志位C設(shè)置成無意義的值。

④標(biāo)志位V不變。

注意

乘法指令不能對第二操作數(shù)使用立即數(shù)或被移位的寄存器。

MUL（Multiply）32位乘法指令將Rm和Rs中的值相乘，結(jié)果的最低32位保存到Rd中。

指令的編碼格式如圖7.2所示。

圖7.2MUL指令的編碼格式

MUL{<cond>}{S}<Rd>，<Rm>，<Rs>

①<cond>

為指令編碼中的條件域。它指示指令在什么條件下執(zhí)行。當(dāng)<cond>忽略時，指令為無條件執(zhí)行（cond=AL（Alway））。

②S

S位（bit[20]）決定指令的操作是否影響CPSR中的條件標(biāo)志位N位和Z位的值。當(dāng)S=1時，更新CPSR中的條件標(biāo)志位的值；當(dāng)S=0時，指令不更新CPSR中的條件標(biāo)志位。

③<Rd>

寄存器位目標(biāo)寄存器。

④<Rm>

第一個乘數(shù)所在寄存器。

⑤<Rs>

第二乘數(shù)所在寄存器。

指令操作的偽代碼如下面程序段所示。

IfConditionPassed{cond}then

Rd={Rm*Rs}[31:0]

IfS==1then

Nflag=Rd[31]

Zflag=ifRd==0then1else0

Cflag=unaffected

Vflag=unaffected

注意

當(dāng)程序計數(shù)器r15被用作<Rd>、<Rm>、<Rs>時，指令的執(zhí)行結(jié)果不可預(yù)知；當(dāng)目的寄存器<Rd>和<Rm>一樣時，指令的執(zhí)行結(jié)果不可預(yù)知；在ARM版本v5以后的體系中，在MULS指令執(zhí)行結(jié)束后，標(biāo)志位C保持不變，在v5以前的版本中，MULS指令執(zhí)行后，標(biāo)志位C結(jié)果不可預(yù)知。

（1）R1=R2×R3

MULR1,R2,R3

（2）R0=R3×R7，同時設(shè)置CPSR中N位和Z位。

MULSR0,R3,R7