cadence與arm 宣布推出兩種由它們聯(lián)合開發(fā)的新的實現參考方法學，一種用于arm11(tm) mpcore(tm)多核處理器，另一種用于arm1176jzf-s(tm)處理器的低功耗實現，后者集成了arm intelligent energy manager (iem(tm))技術。

　　基于arm1176jzf-s處理器的低功耗參考方法學提供了支持iem技術所需的增強特性，并支持iem技術采用的動態(tài)電壓(dynamic voltage)和頻率調節(jié)(frequency scaling (dvfs)硬件方法。iem技術已被證明可減少超過60%的cpu能耗。 　　這些參考方法學包容通用功率格式(common power format , cpf)，可實現功耗域、功耗模式、電平轉換和隔離規(guī)則的清楚詳述，以使先進低功耗設計方法自動化。這些方法學充分利用了cadence low-power solution的許多產品，包括cadence soc encounter(tm) rtl-to-gdsii系統(tǒng)，全局綜合encounter rtl compiler，encounter conformal low power，及voltagestorm電源線分析?！　adence產品營銷副總裁mike mcaweeney表示，“工程團隊使用這些參考方法學有助于減少定制設計的流片時間，從而獲得可觀的上市時間和成本收益?！薄　∵@些參考方法學計劃在2008年上半年發(fā)布這些新處理器時推出。