中芯國際集成電路制造有限公司與cadence設計系統(tǒng)有限公司，今天宣布 smic 正推出一種基于通用功率格式 (cpf) 的90納米低功耗數(shù)字參考流程，以及兼容 cpf 的庫。smic 還宣布其已經(jīng)加盟功率推進聯(lián)盟 (pfi)?！　∵@種新流程使用了由 smic 開發(fā)的知識產(chǎn)權(quán)，并應用了 cadence 設計系統(tǒng)有限公司 (nasdaq: cdns) 的低功耗解決方案，其設計特點是可提高生產(chǎn)力、管理設計復雜性，并縮短上市時間。這種流程是 cadence 與 smic 努力合作的結(jié)晶，進一步強化了彼此的合作關(guān)系，并且使雙方的共同客戶加快了低功耗設計的速度，迎接低功耗設計挑戰(zhàn)?！　mic 參考流程 (3.2) 采用了 cadence 的技術(shù)，是一套完整的對應 cpf 的 rtl-to-gdsii 低功耗流程，目標是使90納米系統(tǒng)級芯片設計實現(xiàn)高效功耗利用。它結(jié)合了 smic 9　　0納米邏輯低漏泄 1p9m 1.2/1.8/2.5v 標準工藝，以及商用低功耗庫支持。該流程在所有必要的設計步驟中都具備功率敏感性，包括邏輯綜合過程、仿真、可測性設計、等價驗證、硅虛擬原型設計、物理實現(xiàn)與全面的 signoff 分析。　　“加盟 pfi 功率推進聯(lián)盟體現(xiàn)了我們對整個業(yè)界范圍的低功耗努力的支持，也體現(xiàn)了我們在不斷追求向終端用戶提供高級低功耗解決方案，”smic 設計服務處資深處長 david lin 表示，“隨著高級工藝節(jié)點正不斷縮小到90納米以內(nèi)，有兩大問題隨之而來：可制造性與可測性。smic 參考流程基于 si2 標準的 cpf，是對這些問題的回應，帶來了一個有效的高成品率工藝，帶來最高的硅片質(zhì)量?！薄　　癱adence 歡迎 smic 這位新會員加入到功率推進聯(lián)盟的大家庭，感謝他們對業(yè)界發(fā)展的努力，”cadence ic 數(shù)字及功率推進部副總裁 chi-ping hsu 博士表示，“半導體產(chǎn)業(yè)緊密合作，一起推動低功耗技術(shù)、設計和制造解決方案，這是至關(guān)重要的大事。”　　通用功率格式 cpf 是由 si2 批準通過的一種標準格式，用于指定設計過程初期的低功耗技術(shù) -- 實現(xiàn)低功耗技術(shù)的分享和重用。cadence 低功耗解決方案是業(yè)內(nèi)最早的全套流程，將邏輯設計、驗證、實現(xiàn)與 si2 標準的通用功率格式相結(jié)合。