3 Flash擴展的硬件設計

3.1 TMS320F2812的增強型SPI接口特性

（1）可編程的125種不同的波特率。

（2）可編程的1-16位有效數據長度。

（3）支持4種時鐘模式，不帶相位延時的下降沿模式、帶相位延遲的下降沿模式、不帶相位延時的上升沿模式和帶相位延時的上升沿模式。

（4）可持續(xù)操作的特性：16級發(fā)送和接收FIFO；可編程的中斷優(yōu)先級和延時發(fā)送控制功能。

    時鐘模式應根據具體應用中與MCU接口器件的操作時序決定，選取原則是保證在器件進行讀寫操作過程中，所要求的CLK時鐘沿到來時所操作的數據必須已經在相應的引腳上，例如，當接口器件（本系統(tǒng)中是Flash）在上升沿接收數據，在下降沿發(fā)送數據時，MCU應該選擇不帶相位延時的下降沿方式。

    增強型SPI接口具有16位16級深度的發(fā)送和接收FIFO，這為高速連續(xù)操作提供了可能，在發(fā)送和接收時可以最多進行32個字節(jié)的連續(xù)操作，從而極大的提高了通訊效率。

    可編程的中斷優(yōu)先級和可編程的延時發(fā)送控制功能，增加了SPI接口的靈活性，使用戶可以自由配置中斷，并根據外部器件的特性靈活控制SPI接口的操作時序，既保證了接口操作的高速性也滿足了不同接口器件操作時序的要求。

3.2 串行接口Flash M25P80

    M25P80是意法半導體公司推出的8M大容量串行接口Flash器件，采用2.7V-3.6V單電源供電，兼容標準的SPI接口，器件在上升沿接收數據，在下降沿發(fā)送數據，接口時鐘最高為40MHz，支持最大256bytes的快速頁面編程操作、快速的塊擦除（512Kbit）操作和快速的整體擦除（8MHz）操作；具有操作暫停和硬件寫保護功能。

    SPI擴展模塊硬件原理圖如圖2所示。

SPISOMI：SPI從模式輸出/主模式輸入引腳，與Flash的串行數據輸出引腳Q相連。

SPISIMO：SPI從模式輸入/主模式輸出引腳，與Flash的串行數據輸入D引腳相連。

SPISTE：SPI從模式發(fā)送使能引腳，與Flash的片選引腳S相連。

SPICLK：SPI串行時鐘引腳；與Flash的時鐘輸入引腳C相連。

    RAM_WP信號由DSP的I/O口輸出，控制外部Flash的寫保護功能，當RAM_WP為高電平時，使能Flash的硬件寫保護功能，Flash內部扇區(qū)受保護，不能進行寫操作，系統(tǒng)中對Flash的操作不會發(fā)生暫停，因此M25P80的HOLD信號直接接高電平，不進行中斷暫停操作。

3.3 M25P80的指令操作

    M25P80支持的操作指令共有12條，所有指令都是8位，操作步驟如下：先選中器件（片選信號拉低），然后輸入8位操作指令字節(jié)，緊接著輸入地址字節(jié)（0-3byte，必要時還要加入啞讀字節(jié)），把片選信號拉高（有些指令不要求），M25P80即可以啟動內部控制邏輯，自行完成相應的操作。以下以最常用的頁面快速編程指令為例進行具體說明（其他指令與該指令操作相似，可以相互參考）。

    頁面編程指令時序圖如圖3所示，進行頁面編程操作首先應將內部狀態(tài)寄存器的寫允許位（WREN）置1，然后將片選信號拉低選中器件，輸入PP指令字節(jié)02H，緊接著輸入三個字節(jié)的地址數據，然后輸入要編程的數據，所有數據都輸入后將片選信號拉高，M25P80隨即啟動內部邏輯完成編程操作。

4 SPI模塊軟件編程

4.1 軟件流程說明

    SPI模塊軟件流程圖如圖4所示。

    a、系統(tǒng)初始化：完成SPI接口引腳功能的選擇、DSP外部接口時鐘的定標、SPI接口時鐘的使能。具體為：GPIO多路復用控制寄存器：GPFMUX中將相關引腳配置為SPI功能引腳，低速設備時鐘定標寄存器LOSPCP中低速設備時鐘的定標，外設時鐘控制寄存器PCLKCR中SPI接口時鐘使能，程序如下：


    b、與SPI相關的中斷初始化，使能外部中斷向量表（PIEVECT寄存器），復位外部中斷應答寄存器（PIEACK），清除外部中斷標志寄存器（PIEIFR），置位PIE中斷使能寄存器（PIEIER），清除全局中斷屏蔽位（STI寄存器的INTM位）。

    c、SPI接口初始化：首先在SPI配置寄存器（SPICCR）中置位SPI軟件復位位，使SPI進入復位模式，設置SPI接口的時鐘極性（根據具體的Flash器件操作特性設置，在4種時鐘模式中選擇，本系統(tǒng)選擇不帶相位延時的下降沿方式）、選擇有效數據位數、選擇奇偶校驗位；在SPI控制寄存器（SPICTL）中：使能接收中斷和發(fā)送中斷、選擇SPI時鐘相位、選擇主或從模式；SPI波特率寄存器（SPIBRR）中設置SPI接口的通訊波特率。

    d、SPI增強型特性配置：SPIFIFO發(fā)送寄存器（SPIFFTX）中復位SPI發(fā)送和接收通道、使能增強特性、復位FIFO指針、清除FIFO中斷標志位、使能FIFIO中斷、設置FIFO中斷優(yōu)先級，SPIFIFO接收寄存器（SPIFFRX），請參考SPIFFTX寄存器配置，兩者基本相同，分別用于發(fā)送控制和接收控制，SPIFIFO控制寄存器（SPIFFCT）；根據具體器件的操作時序要求配置FIFO發(fā)送延時。實現程序如下：
 
 
 
5 結束語

    本文所述運動控制系統(tǒng)利用系統(tǒng)核心DSP自身的SPI接口，結合其高速性、可連續(xù)操作性和極大的靈活性，選用性價比高的大容量串行接口Flash，高效地實現對系統(tǒng)存儲容量的擴展，適應了目前信息化發(fā)展趨勢，滿足了系統(tǒng)大容量存儲空間的要求。