Tensilica公司日前宣布推出Xtensa®可配置處理器內(nèi)核第七代產(chǎn)品 – Xtensa LX2和Xtensa 7。兩款處理器內(nèi)核在結(jié)構(gòu)上進行了多項改進，并且是第一批內(nèi)建高速糾錯ECC（Error Correcting Code）功能的可授權(quán)可配置處理器內(nèi)核。ECC功能針對諸如存儲、網(wǎng)絡(luò)、汽車電子和事務(wù)處理等應(yīng)用非常重要。Tensilica新一代處理器內(nèi)核繼續(xù)保持著最低功耗，最高性能的市場地位，鞏固了Tensilica在可配置處理器內(nèi)核技術(shù)的領(lǐng)導地位。兩款內(nèi)核現(xiàn)均已現(xiàn)貨發(fā)售。 
               
    Tensilica公司總裁兼CEO Chris Rowen博士表示，“Tensilica在結(jié)構(gòu)上對Xtensa 7和Xtensa LX2可配置可擴展處理器進行幾項改進以提升我們的領(lǐng)先地位。Tensilica公司可提供更多的可配置選項和一種業(yè)界最自動化的開發(fā)流程，該流程可自動生成硬件RTL代碼和與之相匹配的軟件工具鏈?！?

    與傳統(tǒng)固定架構(gòu)的內(nèi)核相比，Xtensa 7和Xtensa LX2處理器兩款內(nèi)核的基本Xtensa指令集架構(gòu)提供了業(yè)界最低的功耗和最高的性能。由于兩款內(nèi)核均完全可配置，設(shè)計工程師可采用Tensilica專利的自動處理器生成器向基本處理器添加專用指令。與其它相競爭的處理器可提供的性能相比，能夠?qū)μ幚砥髋渲脭U展是很重要的。例如，一款不帶高速緩存，沒有設(shè)計工程師定義的指令擴展的Xtensa 7最小配置內(nèi)核跟ARM7TDMI內(nèi)核的配置大約相當，但具有更好的性能和更低的功耗。

    基于Xtensa  LX2架構(gòu)的一款高性能處理器配置方案（Diamond 570T）的面積和功耗小于ARM 1136J-S的一半。注：這并不是基本Xtensa LX處理器內(nèi)核，而是基于Xtensa LX2架構(gòu)配置得到的一款實用的高性能的通用CPU內(nèi)核。

    改進后的Xtensa 7和Xtensa LX2處理器內(nèi)核降低了近30%功耗（內(nèi)核加上存儲器），其中關(guān)鍵因素包括：
•    可分別配置主系統(tǒng)存儲器接口、本地數(shù)據(jù)存儲器接口和指令存儲器接口等諸項接口的寬度
•    減少數(shù)據(jù)存儲器使能和存取的執(zhí)行判斷，令數(shù)據(jù)高速緩存器和緊耦合的本地數(shù)據(jù)存儲器在長時間不使用情況下處于斷電狀態(tài)。
•    一個可選的更寬的取指令緩沖區(qū)可使指令讀取的時間和由這些讀取指令周期帶來的功耗，降低最多75%，具體節(jié)電結(jié)果視代碼長度而定。
同時，Tensilica設(shè)計的電源關(guān)電模式，包括外部的控制調(diào)試端口和片上調(diào)試模塊的關(guān)電，降低了整個系統(tǒng)的功耗。

    Tensilica引入兩個選項以檢測和/或糾正隨著硅工藝的尺寸縮小而增加的存儲器錯誤。Tensilica的可配置Xtensa處理器內(nèi)核的設(shè)計工程師現(xiàn)在能夠在全部本地緊耦合的存儲器中選擇校奇偶驗位或者ECC保護。當在高速數(shù)據(jù)緩存陣列、高速緩存標記陣列或者本地存儲器（指令和/或數(shù)據(jù)存儲器）中檢測到一個單比特軟錯誤時，奇偶校驗位產(chǎn)生一個異常。ECC檢測并糾正單比特錯誤和檢測雙比特錯誤。Tensilica公司是第一家內(nèi)建高速ECC糾錯能力的處理器架構(gòu)的IP公司。糾錯在諸如存儲器和網(wǎng)絡(luò)應(yīng)用等非常關(guān)注可靠性和精確性的關(guān)鍵應(yīng)用中極為重要， 比如在汽車應(yīng)用中將用以滿足無差錯汽車安全標準的要求。

    Rowen博士進一步表示，“隨著工藝尺寸的縮小，更小的Cell電容和更低的電壓導致軟存儲器錯誤的增加。因此，處理器能夠檢測并糾正軟存儲器錯誤越來越重要。這正是Tensilica公司在所有新一代Xtensa內(nèi)核中添加內(nèi)建高速ECC糾錯功能選項的重要原因?！?

    Tensilica公司新增多項應(yīng)用于Xtensa 7和Xtensa LX2處理器內(nèi)核的功能：
1)    新增處理器接口PIF（Processor Interface）設(shè)計工程師選項可用來控制緩沖區(qū)（令其更小）進行微調(diào)和降低SoC設(shè)計中非影響性能的關(guān)鍵路徑的功耗。
2)    可以同時配置一個快速本地指令和數(shù)據(jù)存儲器的寬接口和一個系統(tǒng)總線的窄系統(tǒng)接口的選項，使得系統(tǒng)接口和總線設(shè)計在降低設(shè)計復(fù)雜度、減少面積和功耗的同時還可以快速地以高帶寬訪問本地存儲器。
3)    TIE（Tensilica指令擴展）語言基礎(chǔ)架構(gòu)已經(jīng)改進為大型開發(fā)團隊和公司共享已有的TIE指令模塊庫提供了更好的機制，可以對多個TIE文件進行操作。

    Tensilica公司同時新增支持Xtensa LX處理器內(nèi)核的高級功能：
1)    新TIE指令查找表端口功能，使得創(chuàng)新存儲器的接口的功能超出了已有的做為本地指令和數(shù)據(jù)存儲器接口的功能。與這些設(shè)計工程師定義的新的TIE指令查找表端口相連的存儲器可直接通過處理器的數(shù)據(jù)通路來進行讀寫而無需采用load和store指令。視頻系統(tǒng)的設(shè)計工程師可將一個TIE指令查找表端口與一個存儲視頻幀數(shù)據(jù)的本地緩沖區(qū)相連。視頻幀數(shù)據(jù)被外部硬件填充或再填充到處理器數(shù)據(jù)處理通路中，而無需采用功耗很大的DMA（直接內(nèi)存存?。?。網(wǎng)絡(luò)設(shè)計工程師可將TIE指令查找表端口跟更大的查找表相連，從而能夠被處理器快速訪問。
2)    一個可選的連接方法是一個cross bar功能，它可將屬于兩個bank的單端口的本地數(shù)據(jù)RAM和配置有2個 load/store端口的Xtensa LX2處理器內(nèi)核相連接。通過這種方式，當這些操作針對相反的bank時，處理器可在每個時鐘周期維持2個load/store操作。因此，當采用Xtensa LX2作為帶2個load/store端口的XY型DSP架構(gòu)時，系統(tǒng)設(shè)計被極大地簡化了。
3)    存儲器管理單元（MMU）支持所有的配置，甚至是7級流水線和Tensilica公司獲有專利權(quán)的FLIX™(可變長度指令擴展)技術(shù)，從而可支持多發(fā)射指令的高性能CPU配置。MMU是可運行Linux操作系統(tǒng)必需的，目前的Linux系統(tǒng)支持來自Tensilica的合作伙伴Monta Vista公司。采用FLIX的帶MMU功能的Xtensa LX2處理器內(nèi)核非常適合高性能的、需要運行復(fù)雜協(xié)議棧的網(wǎng)絡(luò)應(yīng)用，以及作為移動和手持應(yīng)用中的高端處理器。 （注：MMU在Xtensa 7中也是一個選項。）

新型Xtensa 7 處理器內(nèi)核
    第七代Xtensa可配置處理器內(nèi)核經(jīng)過優(yōu)化適合低功耗應(yīng)用，對控制和DSP（數(shù)字信號處理）操作都是理想的選擇。Xtensa 32位比特架構(gòu)有5級流水線、32比特ALU（算術(shù)邏輯單元）、高達64個通用物理寄存器、6個專用寄存器和80條基本指令（包括改進的16比特和24比特RISC指令編碼，及可最大化代碼密度的無模式切換）。在90nm GT工藝下，以針對速度優(yōu)化的網(wǎng)表，最差的運行環(huán)境，時鐘速度可達600MHz。在130nm LV工藝下，以針對面積優(yōu)化的網(wǎng)表，典型的運行環(huán)境，一個最小配置（20,000門）內(nèi)核的功耗為0.038mW/MHz，而在90nm GT工藝下，以針對面積優(yōu)化的網(wǎng)表，典型的運行環(huán)境，功耗為0.048mW/MHz。

新型Xtensa LX2處理器內(nèi)核
    Tensilica公司Xtensa LX2處理器內(nèi)核包括了Xtensa 7中的全部功能和3項其他不具備的功能：
1)    更加快速的數(shù)據(jù)輸入和輸出（I/O），。包括一個增加第二個load/store單元選項和向處理器執(zhí)行單元中添加設(shè)計工程師定義的GPIO（通用輸入/輸出目的）TIE指令端口和FIFO（先入先出）隊列以進行直接數(shù)據(jù)存取這一Tensilica公司突破性的技術(shù)能力。TIE指令端口和隊列全都不需要通過總線， 因此無需多條load/store運算來處理數(shù)據(jù)。
2)    Tensilica公司創(chuàng)新的FLIX技術(shù)可以令創(chuàng)造出來的處理器配置在每個周期以一種VLIW處理器的方式發(fā)射多條指令。Xtensa C/C++編譯器（XCC）從C/C++代碼中自動地抽取指令層和循環(huán)層中的并行運算，并將其打包進FLIX指令集中。這些多發(fā)射的FLIX指令可以是32位比特寬或者64位比特寬，并可與基本16位比特和24位比特的指令進行無模式混合。通過將多條指令封裝進一個寬32位或者64位的指令字，設(shè)計工程師能夠在嵌入式應(yīng)用中加速更多的應(yīng)用性能瓶頸。
3)    Xtensa LX2與帶有7級高性能流水線選項的Xtensa 7擁有相同的指令集。Xtensa LX的7級流水線版本在90nm GT 工藝下，以針對速度優(yōu)化的網(wǎng)表，最差的運行條件能夠超過650MHz。在130nm LV工藝下，以面積優(yōu)化的網(wǎng)表，典型的運行環(huán)境，一個最小配置（20,000門）的功耗為0.038mW/MHz，而在90nm GT工藝下，以面積優(yōu)化的網(wǎng)表，典型的運行環(huán)境，功耗為0.048nW/MHz。